搜索【fpga实现】的结果

用FPGA实现1024点FFT算法

用FPGA实现1024点FFT算法,内部有说明的哦，同时有VHDL和VERILOG 都有

2019-12-21 18:52:37 521KB 用FPGA实现1024点FFT算法

1

数字通信同步技术的MATLAB与FPGA实现 AlteraVerilog版

杜勇老师著作的《数字通信同步技术的MATLAB与FPGA实现 AlteraVerilog版》

2019-12-21 18:49:58 62.66MB pdf

1

FPGA实现FFT算法的Verilog 源程序

FPGA实现FFT算法的Verilog 源程序,FFT算法程序

2019-12-21 18:49:04 521KB FPGA FFT 算法

1

[初学VHDL必看]FPGA实现DDS

经过我测试通过的，用VHDL编写DDS，模块鲜明，非常适合新手学习

2019-12-21 18:49:03 398KB FPGA DDS LPM_ROM 数字频率

1

FPGA实现UART传输

FPGA实现UART协议，用system Verilog写的，可以把端口和信号的logic改成对应的reg,wire即可移植成功。

2019-12-21 18:48:30 6KB uart FPGA

1

FPGA实现UDP协议栈，verilog语言附带说明

FPGA实现UDP协议栈，verilog语言附带说明，测试激励以及测试工具

2019-12-21 18:44:26 650KB 网络协议 FPGA

1

FPGA实现DDS正弦波、方波、三角波发生器Verilog程序（已验证）Quartus工程文件

鉴于上次传的只有Verilog代码，怕对于像半年前的我一样的初学者仍然会遇到很大困难，现特把本人课程设计的整个Quartus工程文件一并上传，希望有用。用时只需用Quartus打开工程文件即可编译运行，频率可达16M没问题

2010-07-26 00:00:00 16MB FPGA DDS 信号发生器

1

基于FPGA实现的深空通信中turbo码编译码器

摘　要:研究了信道纠错编码 Turbo 码 ,并提出了利用 FPGA 实现 Turbo 码编译码的方法。编码采用了顺序输入 , 并行编码 ,顺序输出。译码选用 Max2Log2MAP算法 ,针对该算法采用查表法实现交织 ,以提高交织速度 ,译码器内部采用并行级联调用 ,以减小译码延时。通过计算机模拟仿真表明 ,所设计实现的 Turbo 码具有良好的性能和实用价值。

2010-05-12 00:00:00 288KB FPGA 深空通信 turbo码

1

个人信息

热门下载

最新下载

其他资源