Adi dsp Blackfin BF533原理图+PCB板
2022-12-31 13:51:05 759KB Adi dsp Blackfin BF533原理图+PCB板
1
FPGA verilog语法总结
2022-12-31 13:05:36 21.12MB verilog
1
Platform Flash PROM User Guide,Platform Flash PROM User Guide,Platform Flash PROM User Guide,Platform Flash PROM User Guide
2022-12-31 12:05:32 1.98MB FPGA配置
1
基于FPGA的简易数字钟设计,可实现时、分、秒的led显示与调时。
2022-12-31 09:54:35 277.87MB fpga
1
同步是通信系统中一个重要的问题。在数字通信中,除了获取相干载波的载波同步外,位同步的提取是更为重要的一个环节。因为只有确定了每一个码元的起始时刻,才能对数字信息作出正确的判决。利用全数字锁相环可直接从接收到的单极性不归零码中提取位同步信号。
2022-12-30 18:29:11 101KB FPGA
1
4X4矩阵键盘,压缩包里包含原理图、PCB工程以及测试例程。
2022-12-30 16:48:42 302KB 4X4 矩阵键盘 原理图  
1
数控振荡器在数字信号处理中有着广泛的应用。本文研究并实现了基于CORDIC算法的流水线型数控振荡器。仿真和验证结果表明,该方法较之查找表法精度高,且结构简单、耗费资源少,非常易于FPGA实现。
2022-12-29 21:06:33 96KB CORDIC算法 数控振荡器 FPGA 文章
1
led密码算法verilog实现
2022-12-29 19:26:50 4KB LED 轻量级密码算法 verilog fpga
1
ISE Windows 8/10环境下运行PlanAhead图形化管脚分配工具时,闪退问题的解决办法,将资源中的rdiArgs.bat替换安装目下的同名文件。 \Xilinx\14.7\ISE_DS\PlanAhead\bin\rdiArgs.bat
2022-12-29 17:52:38 922B FPGA ISE PlanAhead 闪退
1
FPGA控制W5500进行UDP数据环回测试,FPGA使用的是cyclone4,ep4ce6f17c8,开发环境是quartus2 13.1 ,仿真软件是modelsim10.c,整个软件工程重新分配引脚和例化ram后可移植到任一FPGA平台。软件将SPI底层和上层应用分开,因此也可以用于Wiznet其它以太网芯片。
2022-12-29 16:48:01 44.95MB FPGA/CPLD W5500 Wiznet UDP
1