ADI ad9361 vivado 下源代码, 可以运行,需要的下载,具有参考价值
2019-12-21 19:43:26 1.28MB AD9361 VIVADO
1
xilinx license vivado 2017.2 可以使用,自己通过多方面收集来的,各种IP核的都有,需要的可以下载下来,看看有没有你需要的。
2019-12-21 19:42:59 7KB xilinx licen
1
Vivado从此开始 高亚军 电子工业出版社!!!!!!!!!!!!!!!!!
2019-12-21 19:41:50 31.75MB vivado
1
官网可下载,这里提供免费下载,共同学习~
2019-12-21 19:41:00 5.09MB microBlaze
1
该书汇集了赛灵思专家团队在客户支持时所碰见的诸多实际案例,以及相对应的解决方案;还有多年总结下来的设计技巧与代码参数详解。是您学习和掌握Vivado开发套件的一本不可多得的实战指导资料。 对比于动辄数百页的PDF文档,本书通过9篇文章,总共64页的篇幅向大家详细讲解了那些在设计中非常重要、经常碰见的一些场景下Vivado的正确(高效)的使用方法。 本书目录如下: 第一章:十分钟教会你UltraFast 第二章:XDC约束技巧之时钟篇 第三章:XDC约束技巧之CDC篇 第四章:XDC约束技巧之I/O篇 (上) 第五章:XDC约束技巧之I/O篇 (下) 第六章:Tcl在Vivado中的应用 第七章:用Tcl定制Vivado设计实现流程 第八章:在Vivado中实现ECO功能 第九章:读懂用好Timing Report
2019-12-21 19:40:05 10.25MB Vivado 高级
1
1.首先是vivado的安装,有详细的安装教程。 2.根据vivado安装所产生的system generator工具与matlab关联配置
2019-12-21 19:38:28 1.5MB vivado system gener matlab
1
视频课程源:http://xilinx.eetop.cn/category-83 目录 1 从软件工程师的角度来看 FPGA 架构 3 2 Vivado HLS的工作机制 5 3-4 HLS设计流程基本概念 9 5 任意精度数据类型 15 5.1 C语言支持的数据类型 15 5.2 sizeof()函数使用 16 5.3 设置Visual Studio支持任意精度数据类型 17 6 数组类型转换 17 6.1 变量的定义和初始化 17 6.2 定点数据类型 18 6.3 浮点数据类型的定义和初始化 19 6.4 隐式数据类型转换 19 6.5 显示数据类型转换 19 7 Vivado HLS中的复合数据类型 20 7.1 结构体 20 7.2 枚举类型 22 8 Vivado HLS中的C++基本运算 23 9 测试平台的基本架构 25 9.1 Test Bench 25 9.2 C Test Bench 26 10 测试激励 28 11 测试输出检测与格式控制 28 11.1 Scoreboard 28 11.2 输出格式控制 30 12 接口综合基本介绍 33 12.1 接口综合概述 33 12.2 block-level interface protocol和port-level interface protocol 34 13 接口综合之数组 35 14 接口综合案例演示 37 14.1 添加寄存器 37 14.2 添加时钟使能信号 38 14.3 指令优化 38 15 for循环优化-基本性能指标 40 15.1 基本衡量指标 40 15.2 for循环pipeline 41 15.3 for循环UNROLL展开 41 15.4 for循环变量i 42 16 for循环优化-循环合并 42 17 for循环优化-数据流 46 18 for循环优化-嵌套的for循环优化 54 18.1 循环嵌套类型 54 18.2 Perfect loop nest示例 55 18.3 Imperfect loop nest示例 56 19 for循环优化-其他优化方法 59 19.1 for循环的并行性 59 19.2 for循环pipeline时的rewind选项 61 19.3 for循环的循环边界是变量时处理方法 64 20 数组优化-数组分割 67 20.1 数组接口 67 20.2 数组分割 67 21 数组优化-数组映射和重组 69 21.1 数组的映射 69 21.2 数组的重组 72 21.3 综合对比 72 22 数组优化-其他优化方法 72 22.1 定义ROM 72 22.2 数组的初始化 74 23 函数层面优化 75 23.1 代码风格 75 23.2 Inline 75 23.3 Allocation 75 23.3 Dataflow 75 24 总结分析 77 24.1 改善吞吐率(Throughput) 77 24.2 改善时延(Latency) 78 24.3 改善资源(Area) 79
2019-12-21 19:38:06 8.5MB Vivado FPGA
1
本模块完成unscale模式核block floating point模式下的fft ip核调用,包含fft核逆fft
2019-12-21 19:37:45 229.91MB FPGA VIVADO FFT IP
1
Xilinx ISE 14.5 和 Vivado License 文件,ISE 14.5 最新版亲测可用,包含IP核授权 。
2019-12-21 19:33:53 5KB ISE 14.5 Xilinx Vivado
1
Vivado_HLS_Tutorial实验所用文件,从xilinx官网上下的最新的文件,包含了几个实验,可以快速掌握高层次综合,配合着教程看http://download.csdn.net/detail/chanshi1988/5414221
2019-12-21 19:32:32 236KB vivado hls
1