quartus prime 16.0 license,亲测可用。
2019-12-21 19:38:57 24KB quartus prime 16.0 license
1
基于vhdl的cpu设计,使用quartus2编写的,有详细的设计代码和说明文档,以及使用的说明实例
2019-12-21 19:37:35 3.64MB vhdl cpu quartus
1
Quartus II 11.0下载链接及破解,包括NIOS II的license。
2019-12-21 19:37:19 13KB Quartus II 11.0 下载
1
Quartus II 14.0 下载和破解(windows版)
2019-12-21 19:37:19 105KB Quartus II 14.0 下载
1
Quartus II 12.0 最新license完全破解!找了很多个版本的license综合而成. CRC/FIR/FFT/IFFT compiler ,signal tap 等多达102项功能破解. 包括附费才能使用的c语言到硬件加速功能C2H compiler. 10个积分非常值得!
2019-12-21 19:37:16 11.18MB Quartus II license
1
quartus 15.1 prime standard 破解器 完美破解 最新ALTERA FPGA开发工具
2019-12-21 19:36:48 111KB quartus prime 15.1 pojieqi
1
是本人的一门实验课程课题,通过要求,精心写的一份报告,内附vhdl代码,和模块分析
1
Quartus_II_13.1_x86破解器 Quartus_II_13.1_x64破解器.exe破解C:\altera\13.1\quartus\bin64下的sys_cpt.dll文件(运行Quartus_II_13.1_x64破解器.exe后,直接点击sys_cpt.dll右边(注意是右边)的按钮,然后选中bin64文件夹中的sys_cpt.dll,点击“打开”,继续点击“下一步”,破解第一个dll的加密点,最后点击“完成”破解第二个dll的加密点,第一步完成。----默认安装时,sys_cpt.dll路径是在C:\altera\13.1\quartus\bin64下)。
2019-12-21 19:35:50 69KB fpga
1
用quartus 13.1 写的代码,DDS信号发生器模块,里面有详细注释,原理解释。
2019-12-21 19:34:42 10.88MB verilog FPGA Quartus
1
一、设计内容 (利用QuartusⅡ软件,使用VHDL语言完成数字电子时钟的设计) 二、设计要求 1、具有时、分、秒的计数显示功能 2、具有清零功能,可对数字时钟的小时、分钟进行调整 3、12小时制和24小时制均可 三、总体实现方案 四、设计的详细步骤 五、总结
2019-12-21 19:34:32 4.04MB EDA电子时钟 闹钟整点报时 源代码
1