用quartus5.0,分模块编写,然后组合
2019-12-21 19:43:02 1.92MB quartus、hdb3码编码,译码
1
quartus ii 16.0 license,里面有多个IP核license,可以给做开发的提供方便,看看有没有你需要的。
2019-12-21 19:42:59 93KB quartus ii 1
1
#首先安装Quartus II 12.0(默认是32/64-Bit一起安装): #用Quartus_II_12.0_x64破解器.exe破解C:\altera\12.0\quartus\bin64下的sys_cpt.dll和quartus.exe文件(运行Quartus_II_12.0_x64破解器.exe后,直接点击“应用补丁”,如果出现“未找到该文件。搜索该文件吗?”,点击“是”,(如果直接把该破解器Copy到C:\altera\12.0\quartus\bin64下,就不会出现这个对话框,而是直接开始破解!)然后选中sys_cpt.dll,点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\12.0\quartus\bin64下)。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 12.0的Tools菜单下选择License Setup,下面就有NIC ID)。 #在Quartus II 12.0的Tools菜单下选择License Setup,然后选择License file,最后点击OK。 #注意:license文件存放的路径名称不能包含汉字和空格,空格可以用下划线代替。 #备注:此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了,没有问题!Windows Vista 32/64因为微软都放弃了,所以没有验证,理论上应该可以正常使用。 #仅限于学习,不要用于商业目的! 严禁贴到网上!!! #此软件已经通过了诺顿测试,在其它某些杀毒软件下,也许被误认为是“病毒”,这是杀毒软件智能化程度不够的原因,所以暂时关闭之。
2019-12-21 19:42:55 14KB quartusII 破解 破解器 crack
1
#首先安装Quartus II 12.1(默认是32/64-Bit一起安装): #用Quartus_II_12.1_x64破解器.exe破解C:\altera\12.1\quartus\bin64下的sys_cpt.dll和quartus.exe文件(运行Quartus_II_12.1_x64破解器.exe后,直接点击“应用补丁”,如果出现“未找到该文件。搜索该文件吗?”,点击“是”,(如果直接把该破解器Copy到C:\altera\12.1\quartus\bin64下,就不会出现这个对话框,而是直接开始破解!)然后选中sys_cpt.dll,点击“打开”。安装默认的sys_cpt.dll路径是在C:\altera\12.1\quartus\bin64下)。 #把license.dat里的XXXXXXXXXXXX 用您老的网卡号替换(在Quartus II 12.1的Tools菜单下选择License Setup,下面就有NIC ID)。 #在Quartus II 12.1的Tools菜单下选择License Setup,然后选择License file,最后点击OK。 #注意:license文件存放的路径名称不能包含汉字和空格,空格可以用下划线代替。 #备注:此软件在Windows XP和Windows 7的32/64位操作系统下都验证过了,没有问题!Windows Vista 32/64因为微软都放弃了,所以没有验证,理论上应该可以正常使用。 #仅限于学习,不要用于商业目的! 严禁贴到网上!!! #此软件已经通过了诺顿测试,在其它某些杀毒软件下,也许被误认为是“病毒”,这是杀毒软件智能化程度不够的原因,所以暂时关闭之。
2019-12-21 19:42:55 14KB quartusII 破解 破解器 crack
1
Quartus软件入门及双向数据流总线的设计;设计一个8位位宽的双向数据总线,由使能端S控制总线数据流向,当S=00,C的数据赋给A;当S=01,A的值赋给C;S为其他值时,B的数据赋给C。用VHDL编程设计该双向数据总线, 并观察的仿真波形结果验证双向总线的功能。
2019-12-21 19:41:58 187KB 双向数据流总线
1
网上很多的只有破解器,并没有给破解文件,这样会导致破解后再编译的时候报错。网上的破解文件又非常少见,在这里我把32位和64位的文件全部上穿,有需要的朋友就直接放心下载吧,亲测能用
2019-12-21 19:41:40 1.58MB Quartus 破解
1
利用Verilog写的32位的2进制转为8个BCD码输出的程序,采用流水线处理,可以用在高速时钟上,而且所需时钟个数为各个位上的数之和。
2019-12-21 19:41:20 1.42MB 2进制转BCD 32位 verilog Quartus
1
本程序是A5算法的仿真程序,以及在quartus上实现的Verilog代码以及其仿真
2019-12-21 19:41:20 410KB A5 quartus verilog c
1
nios 第一个led实验。 一步一步有图有解析。如果你对于quartus 13的nios还不熟悉,这个就是为你而写的。 quartus v13 添加component 要自己连线,很多小细节。但是这个zip里有。
2019-12-21 19:39:56 7.81MB nios led例程 流程
1
quartus 18.1 破解工具,亲测可用。
2019-12-21 19:38:57 111KB quartus
1