用FPGA实现的以太网，包含界面和完整的程序

2,1,7卷积码的viterbi译码算法的FPGA实现,内容详细,而且附带源代码.rar

本项目实现一个具有小时 分 秒的时钟 具有整点报时。手动校正时间等等功能！ 适合初学者~ 初学者 , 项目 , 校正

各种调制解调方式的fpga实现 及代码

sigmoid函数的FPGA实现 将神经网络中最常用的一类传递函数 用FPGA实现出来

Verilog实现sobel图像边缘检测，并利用VGA显示，各模块均生成了bdf模块搭建在顶层文件中，直观方便，值得学习，本人CSDN博客里有相关讲解

verilog 代码，很简单，仅供初学者参考！

该 FFT 解调模块，包括解调方案的确定、 FFT 算法基本原理的介绍、 原位计算的 FFT 解调模块的硬件架构设计、各子模块的设计以及 FPGA 实现、 整个解调模块的测试以及验证过程。解调模块的设计采用的是基 -2 按时间抽取的 方法来实现的。以 altera 公司提供的 quartus ii 11.0 为软件平台，利用 VHDL 描 述的方式实现了 12 位 512 点的 FFT 解调，并且以 cyclone iii 系列的 Ep3c10e144c8n 为硬件平台，进行了解调模块的仿真、综合、验证等工作。最后的实验结果表明， 该 FFT 解调模块的计算结果达到了项目的预期要求，解调速度比 DFT （离散傅 里叶变换）提高了很多倍，能够满足水声通信系统中实时信号处理的要求。

高清扫描版PDF，含章节书签。 本书既有锁相环原理又有工程实现，值得一看。 尤其是关注数字锁相环的同学，可以了解一下。

流水线有符号除法器FPGA实现，可直接仿真，内附除法器原理及激励文件