包含千兆采样率ADC的系统设计会遇到许多复杂情况。面临的主要挑战包括时钟驱动、模拟输入级和高速数字接口。本文探讨了如何才能克服这些挑战，并给出了在千兆赫兹的速度下进行系统优化的方法。在讨论中，时钟设计、差分输入驱动器的设计、数字接口和布局考虑都是十分复杂的问题。本文中的参考设计将采用ADC083000/B3000。
2021-10-23 19:07:24
132KB
1
该文档对市面上的高速采集和高速回放进行了比较全面的总结分析和比对，对高速ADC和DAC常用的LVDS和jesd204协议以及功能指标（分辨率、采样率、有效位数、SFDR等）进行了说明，模拟前端的DC耦合和AC耦合进行了分析，并对高速电路的布局布线进行了说明。
2021-10-23 19:00:36
8.23MB
1
三路ADC采集加串口通信，三路分别为模拟电压，内部参考电压，内部温度测量。全部基于STM32F030，K5编译
2021-10-22 18:06:24
6.64MB
1
行业制造-电动装置-一种基于FPGA控制的新型多路高速DAC同步电路.zip
2021-10-21 19:01:38
454KB
stm32f4xx adc dma fft 源码工程
DMA_Configuration();
NVIC_Configuration(ENABLE);
ADC_Configuration();
2021-10-21 09:06:33
3.16MB
1