字库电路，MIPS RAM ，MIPS Regfile，Cache（直接相连），Cache（全相连），Cache（2路组相连），Cache（4路组相连）
2022-06-25 19:06:21
528KB
这是IEEE推出的从1912到2012，再到2112的二百年的技术回顾与展望。涵盖 各个方向，非常值得一读。
2022-06-24 20:27:09
50.42MB
1
1．根据边沿D触发器74x74的原理图编写设计和仿真模块。
2．根据通用移位寄存器74x194的原理图编写设计和仿真模块。
3．采用1片74x194和其它小规模逻辑门设计3位LFSR计数器，编写设计和仿真模块。
4．根据4位同步计数器74x163的原理图编写设计和仿真模块。
5．输入为100MHz的系统时钟，采用7片74x163和其它小规模逻辑门设计1Hz的数字信号。
6．在FPGA开发板上调试3位LFSR计数器。
2022-06-24 12:33:07
1.31MB
1