数字图像的边缘检测一直是图像处理领域最基本的研究内容之一。为了提高图像处理的速度，满足实时性要求，本文采用EAD技术，在FPGA上实现数字图像的边缘检测。本设计运用FPGA的流水线和并行技术，结合Verilog HDL语言，采用模块化的设计思想，优化结构，高速有效地实现了数字图像的边缘检测。实验证明边缘检测效果较好。

代码实现了伽罗域的乘法器 支持2^3计算 对于实现RS编码很有用

基于HLS的高效深度学习卷积神经网络FPGA实现方法项目全部数据.zip本文通过对现有相关研究的分析、总结和改进，给出了一系列在软件层面上如何构建和训练小巧高效且利于硬件加速的网络方法，在FPGA实现时如何减少资源、降低功耗及提高速度的方法，以及在HLS中如何增加设计灵活性、可移植性和可扩展性的方法，具有很好的实用价值。并结合这些方法构建和训练了一个网络，命名为EfficientNet，使用HLS在FPGA上对其进行了推断加速。通过与其他网络和平台的对比，验证了这些方法的有效性。本文的主要工作和贡献如下： 设计实现了一种轻量化的深度学习网络EfficientNet。针对传统网络参数量及计算量大且不利于硬件加速的问题，本文在保证精度的前提下，分析了以深度可分离卷积代替标准卷积、以步进代替池化、以平均池化代替全连接的方法，提出了尺寸不变通道增减交替的方法，并对这些方法进行了集成，从而构建了一个低复杂度的DCNN网络，并命名为EfficientNet。实验结果表明EfficientNet在公开的Flower_photos数据集上的分类精度为89.3%，相比Inception-v3，在参数量

DDS数字移相信号发生器的原理及FPGA实现

0 引 言 　　随着移动通信的发展。通信网络覆盖范围已经成为衡量通信网络运行的重要标准，直接影响着运营商的经济效益。而直放站的发展应用，已成为提高运营商网络质量，解决网络盲区或弱区问题，增强网络覆盖的主要手段之一。一个基站可以与几个直放站相连，可以组成链状、星型、树型等灵活的拓扑结构，使基站的覆盖范围大大增加。同时，既节省空间，又降低成本，提高了组网的效率。 　　但由于传统模拟直放站设备间没有统一的协议规范，无法满足系统厂商与直放站厂商的兼容，无法实现基站和直放站之间更有效的互通，从而限制了两者之间控制和数据的可靠传输。2003年6年，由包括爱立信、华为、NEC、北电网络及西门子5大集团合

为了实现对特定地区的低成本覆盖，将无线基站的控制部分和射频部分分离。介绍了公共通用无线接口（CPRI）协议的规范，给出了基于LATFICE半导体公司的LFE2M35E的FPGA实现方案。采用硬件描述语言Verilog HDL设计各个功能模块。软件平台是LATFICE半导体公司提供的IspLEVER Project Navigator。通过AVR单片机ATMEGAl28对数据传输进行实时监控。从接收端的数据仿真数据和串口抓取的数据来看，数据传输准确无误。该方案具有成本低、使用灵活，功能易扩展等特点，通过实测

在FPGA中将产生的直角坐标数据经过cordic算法，转换成极坐标数据，获得相位数据

基于FPGA实现点阵显示 使用FPGA的原理图来实现，是基于Xinlinx公司的EP1C3T144C8,已验证成功

数字调制解调技术在数字通信中占有非常重要的地位，数字通信技术与FPGA的结合是现代通信系统发展的一个必然趋势。文中介绍了MFSK调制解调的原理，并基于FPGA实现了MFSK调制电路,仿真结果表明了该设计的正确性。

结合频谱移位的二维傅里叶变换FPGA实现