多功能数字钟VHDL程序
本文所设计的数字钟具有通过reset键对时、 分、 秒调整功能.该设计分为六个部分： 六进制计数器 counter6，十进制计数器 counter10 ，二十四进制计数器 counter24， 时钟模块 bclock， LED扫描显示模块 ledctrl，以及顶层设计。设计使用VHDL 语言， 程序代码如下：
2021-06-28 15:04:15
37KB
1
FPGA设计的彩灯控制器 VHDL语言写的 有实验书 自己写的程序编译环境Quartus II 9.0 4个模块一个顶层文件 FPGA开发全攻略_上和下 内含VHLD部分PPT围绕maxplus2的
2021-06-23 10:39:05
12.75MB
1
适用于本科生，小白。内容包括门电路、计数器、加法器、数据选择器、数码管、译码器、AD、DA、状态机
2021-06-15 18:07:00
36.63MB
1
数字系统设计 四层电梯控制器 VHDL程序 功能强大，自动超载报警，求助报警，手动开关门，优先权正确，本人精心编写，支持CSDN！
2021-06-04 15:01:48
2.76MB
1