使用VHDL语言进行直接序列扩频通信系统的仿真,实现信源产生、解扰、交织、直扩、BPSK调制、解调、相关、解交织、解扰、判决等一系列功能。PS:有同学反映文件损坏,又重新上传了一遍
1
做论文 小设计 没有问题 用FPGA 简单的实现一个小开发
2019-12-21 22:01:48 748KB FPGA 乐曲硬件演奏 电路
1
HDB3 编码的VHDL代码,详细介绍了HDB3编码器的实现及代码
2019-12-21 22:00:17 100KB HDB3
1
中国几乎所有卫星用的都是一款基于sparc v7体系结构的开源CPU:ERC32。本资源所含其资料和代码,另外也含有leon2 cpu的源码! 是了解卫星所用CPU的源代码,研究航天级开源CPU(ERC32,leon)的好资料。
2019-12-21 21:57:12 16.04MB ERC32 VHDL Leon leon2
1
sublime text3 verilog&VHDL;语言专版 功能异常强大 大幅度提高编码效率 1.自动生成例化文件,自动生成tb文件、自动生成文件头注释。 2.自动补全代码 3.自动生成模板
2019-12-21 21:37:30 39.84MB FPGA verilog VHDL 代码编辑器
1
本科毕业设计用的非常简洁实用的代码,VHDL实现
2019-12-21 21:30:27 1.92MB 频率计 VHDL
1
基于FPGA的通用FIR滤波器的VHDL源代码
2019-12-21 21:05:48 23KB FPGA 滤波器 VHDL代码
1
17阶FIR滤波器VHDL代码,滤波器FPGA实现 阶数你自己可根据自己的意愿修改
1
完整的移位寄存器VHDL代码!可以实现双向移位。包括bit子模块。并包含test bench代码!
2019-12-21 20:26:04 4KB 移位寄存器 VHDL
1
用VHDL语言编写的实现交织编码和解交织功能的代码。交织采用按行写入,按列读出的方法实现。主要包括:信源信号产生(20位的m序列),交织器,解交织器。为实现流水线的操作,采用了两个交织器和两个解交织器,当一个写入数据的时候,另一个读出数据
2019-12-21 20:11:08 36KB 交织 编码 解交织 vhdl
1