LVDS行业标准,TIA-EIA-644-A-2001;ANSI TIA/EIA-644 和IEEE1596.3-1996 定义了LVDS 接口标准。
2022-06-06 09:44:14 2.33MB LVDS TIA-EIA-644-A-20
1
京瓷东莞3.1寸带框_64877AE_规格书2022.1.17
2022-05-31 19:04:56 1019KB LVDS 屏幕
1
压缩包内含有RTD2513A硬件设计参考,有原理图源文件,PCB源文件,BOM。可直接进行生产。RTD2513A将HDMI,VGA转换为AUDIO和LVDS进行输出。
2022-05-27 16:04:00 3.55MB 文档资料 硬件 hdmi lvds
ECL电路是射极耦合逻辑(Emitter Couple Logic)集成电路的简称 与TTL电路不同,ECL电路的最大特点是其基本门电路工作在非饱和状态 所以,ECL电路的最大优点是具有相当高的速度 这种电路的平均延迟时间可达几个毫微秒甚至亚毫微秒数量级,这使得ECL集成电路在高速和超高速数字系统中充当无以匹敌的角色。
2022-05-25 09:24:34 145KB TTL ECl LVDS CMOS
1
LVDS 标准协议,相关电路,数据传输格式,电器特性,LVDS信号电平,LVDS信号电压
2022-05-20 22:04:17 587KB LVDS
1
DV370FBM-N10 Product Specification Rev. O 37寸 1920x520分辨率lvds
2022-05-20 09:05:30 1.48MB 综合资源 lvds
1
2-lane/4-lane eDP @ 1.62/2.7Gbps per lane FHD to WQXGA (2560*1600) supported Up to 6dB pre-emphasis RGB Input 18/24bit RGB Interface Pixel clock up to 270MHz SDR/DDR supported Pin order reversal supported LVDS Input Dual-channel 6/8bit LVDS (Sync) interface 400Mbps to 1Gbps per data pair Built-in termination Channel and polarity swap supported Reference Clock Any freq. between 19MHz and 100MHz Crystal or single-ended clock input Built-in 5000ppm SSC generato
2022-05-14 16:41:00 2.64MB EDP,LVDS
1
液晶屏TTL信号转LVDS信号,内含转换板原理图与PCB图,使用芯片THC63LVDM83D
2022-05-08 20:34:07 260KB 液晶屏 转换板 原理图 PCB
1
LatticeECP3, LatticeECP2/M and LatticeXP2 7:1 LVDS Video Interface,模块化操作,初学者值得一看。
2022-05-07 16:33:31 1.83MB verilog LVDS Lattice 
1
16通道DDR的LVDS接口(VHDL_Verilog_and_doc).rar
2022-05-07 16:21:19 597KB 16通道DDR的LVDS接口
1