本文主要介绍关于74HC138设计全加器电路过程详解。
2022-05-11 23:21:11 170KB 74HC138 译码器 全加器 文章
1
RS(Reed-Solomon)编码是一种具有较强纠错能力的多进制BCH编码,其既可纠正随机错误,又可纠正突发错误。RS编译码器广泛应用于通信和存储系统,为解决高速存储器中数据可靠性的问题,文中提出了RS编码的实现方法,并对编码进行了时序仿真。仿真结果表明,该译码器可实现良好的纠错功能。   RS(Reed-Solomon)码是差错控制领域中的一种重要线性分组码,既能纠正随机错误,又能纠正突发错误,且由于其出色的纠错能力,已被NASA、ESA、CCSDS等空间组织接受,用于空间信道纠错。本文研究了RS码的实现方法,并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS
1
编码器与译码器是计算机电路中基本的器件,本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表,而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计,然后进行编程、时序仿真和分析等。课程设计结构简单,使用方便,具有一定的应用价值。
1
单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(有源码)单片机C语言程序设计 74HC154译码器应用(
2022-05-07 19:08:11 25KB 单片机 源码软件 c语言 嵌入式硬件
单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(有源码)单片机C语言程序设计 74LS138译码器应用(
2022-05-07 19:08:09 24KB 单片机 源码软件 c语言 嵌入式硬件
38译码器 三人表决器.ms14
2022-05-06 00:18:21 81KB multisim
1
卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。(2,1,8)卷积码在2G、3G通信系统中得到了广泛的运用。CDMA/IS-95系统的前向信道[3]、CDMA20001x的前反向链路都使用了生成多项式为(561,753)码率为1/2的(2,1,8)卷积码。针对目前卷积码译码器占用资源较多,最高工作频率较低的缺点,本文设计了一种新的基于FPGA的(2,1,8)卷积码译码器。该译码器工作频率高,输出时延小,占用资源少。   1  (2,1,8)卷积码译码器的总体设计   本文所实现的(2,1,8)卷积码译码器是
1
本文基于FPGA技术设计了一种(2,1,8)卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存器作为路径度量和幸存路径的存储单元,经分析得出了路径度量单元的最小位宽,有效降低了对芯片资源的消耗。采用截短译码算法,降低了硬件的复杂度。采取了一种巧妙的方法实现了译码器的启动过程单元。
2022-05-05 15:44:45 73KB FPGA 卷积码译码器 寄存器 路径度量
1
2018级北京邮电大学电子院大二下数电实验第二题。里面包含了全部文件包括分析。这个其实不难。学弟学妹们加油
2022-04-28 15:03:20 733KB VHDL
1
这是一个小组做的关于哈夫曼编码译码器的课程设计,包括PPT,源代码,还有两个成员做的课程设计报告、任务书。非常的全面。
1