单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（有源码)单片机C语言程序设计 74LS138译码器应用（

38译码器 三人表决器.ms14

卷积码是深度空间通信系统和无线通信系统中常用的一种差错控制编码。它克服了分组码由于以码块为单位编译码而使分组间的相关信息丢失的缺点。（2，1，8）卷积码在2G、3G通信系统中得到了广泛的运用。CDMA/IS-95系统的前向信道[3]、CDMA20001x的前反向链路都使用了生成多项式为（561，753）码率为1/2的（2，1，8）卷积码。针对目前卷积码译码器占用资源较多，最高工作频率较低的缺点，本文设计了一种新的基于FPGA的（2，1，8）卷积码译码器。该译码器工作频率高，输出时延小，占用资源少。 　　1  （2，1，8）卷积码译码器的总体设计 　　本文所实现的（2，1，8）卷积码译码器是

本文基于FPGA技术设计了一种（2，1，8）卷积码的硬判决维特比译码器。该译码器以FPGA片内的寄存器作为路径度量和幸存路径的存储单元，经分析得出了路径度量单元的最小位宽，有效降低了对芯片资源的消耗。采用截短译码算法，降低了硬件的复杂度。采取了一种巧妙的方法实现了译码器的启动过程单元。

2018级北京邮电大学电子院大二下数电实验第二题。里面包含了全部文件包括分析。这个其实不难。学弟学妹们加油

这是一个小组做的关于哈夫曼编码译码器的课程设计，包括PPT，源代码，还有两个成员做的课程设计报告、任务书。非常的全面。

Turbo 码自1993 年提出以来[ 1] , 作为通信系统的一种有效的纠错码倍受关注. 由于 Turbo 译码往往具有较大的运算复杂度和需要较大的存储空间, 不利于工程实现. 我们采用简 化的MA P 算法—— Max-Log-MAP 算法, 用T I 公司的32 位定点数字信号处理器 TMS320C6201 实现了T ur bo 码译码器, 并在EVM 板上进行了测试.

毕业设计中对于VHDL语言汉明码编码器与译码器的设计与实现的加深

利用Multisim10设置一个2-4译码器，只用非门和三输入与门；利用Multisim10设置一个2-4译码器，只用非门和三输入与门；利用Multisim10设置一个2-4译码器，只用非门和三输入与门

2021数电实验ppt 译码器 集成触发器 数据选择器 电子钟24进制设计 电子钟60进制设计