基于VHDL的编码器和译码器的设计
编码器与译码器是计算机电路中基本的器件，本课程设计采用EDA技术设计编码和译码器。编码器由八-三优先编码器作为实例代表，而译码器则包含三-八译码器和二-四译码器两个实例模块组成。课程设计采用硬件描述语言VHDL把电路按模块化方式进行设计，然后进行编程、时序仿真和分析等。课程设计结构简单，使用方便，具有一定的应用价值。
文件下载
评论信息
其他资源
- win10 PB9.0 帮助补丁
- jdk-8u231-linux-x64.rpm
- 中科大并行程序设计作业答案
- KD树C++实现
- 用于LSTM训练分类的JapaneseVowels数据集.mat格式
- Socket实现一对一聊天
- Visual C++ Build Tools 2015 离线包.part6/7
- psnr峰值信噪比
- 非常好用的mysql客户端sqlyog中文版
- 全国计算机等级考试_三级嵌入式_题库(含答案).pdf
- 基于区块链的数据透明化问题与挑战
- 高通骁龙820芯片手册
- 微蜂窝、基站、宏蜂窝、直放站、BBU+RRU的区别
- 【ssm项目源码】数据库的贸易管理系统.zip
- 2020美赛D题O奖论文
- 二手车交易协议书范本.doc
- NIST.SP.800-90Ar1.pdf
- 水面效果插件TasharenWater.zip
- 数据挖掘介绍及数据挖掘项目案例举例
- Windows下的diff，适用于windows10以下任何版本
- 遗传优化算法，matlab实现程序，有详细注释，可以直接运行
- Delphi 控制摄像头
- 图象纹理分割matlab源代码
- Android自定义View 圆形刻度罗盘 仪表盘 指针动态改变
- Redis 深度历险：核心原理与应用实践-最新版
- LBPH人脸识别示例
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明