牛人关于 DC时序的概念讲解和约束设置，适合新手进阶用，个人觉得不错

FPGA时序约束方法，时钟产生和分发设计指南（中文版） 完美时序

FPGA时序分析和时序约束详细讲解

时序约束教程

很好的ALTERA FPGA原英文版资料

时序约束与时序分析系列博客，完整版PDF指导文件。博客地址： https://blog.csdn.net/qq_33486907/article/details/89380368

有关时序约束的文章，是一系列文章连载合集，xilinx的资料多一些，自己学习过程中整理的，看完能够完全掌握时序约束原理及操作技能，是很好的资料

赛灵思 FPGA 设计时序约束指南,赛灵思 FPGA 设计时序 约束指南

FPGA altera 关于时序约束的详解手册，快速上手

时钟到输出延时 时钟到输出延时：从时钟信号有效沿到数据有效的时间间隔。 tCO = Clock Delay + MicrotCO + Data Delay tCO (Clock to output delay) : The maximum time required to obtain a valid output at an output pin that is fed by a register after a clock signal transition on an input pin that clocks the register. This time always represents an external pin-to-pin delay. tCO = + + tCO slack = -