multisim仿真实验
2021-05-22 09:02:44 2.5MB multisim 仿真实验
1
这是一篇关于FPGA的出租车计费器设计的文章,这是我本科时候的毕业设计的论文,文档的内容表述的非常清晰,格式十分规范,对写毕业论文或者课程设计的同学会有很大的帮助!
2021-04-26 15:08:42 372KB FPGA 出租车计费器 毕业设计论文
1
硬件环境:DDA-IIIA学习板 软件环境:Quartus II 语言:VHDL (1)设一个出租车自动计费器,计费包括起步价、行驶计费和等待计费三个部分,用 2 个数码管显示出金额数目,最大值为 99元,最小计价单位为 1元。行驶里程在 3 公 里范围内且等待时间未超过三分钟时按起步价 8 元计费;行驶里程超过三公里后按每公里 2 元收费;等待时间超过三分钟后按每分钟 1 元收费。等待时间用2个数码管显示,最大值为59分钟。 总费用=起步价+(里程-3km)*里程单价+(等待时间-3)*等候单价 。(多久转一圈给一次脉冲) (2)能够实现的功能: 显示汽车行驶里程:用2位数字显示,单位为 km。 计程范围为 0~99km,计程分辨率为 1km。显示等候时间:用2位数字显示分钟,单位为 min。计时范围为 0~59min,计时分辨率 为 1min。 显示总费用:用2位数字显示,单位为元。计价范围为 99元,计价分辨率为 1 元。
2021-04-24 23:44:21 1013KB 数电课程设计 实训 VHDL 出租车计费器
1
可以在数码管上显示里程和车费,管脚分配好了 只需要将压缩包解压到d盘下 打开就可以了,里面有源码,在de2-115上运行通过 芯片ep4c115f29c7,希望对大家有参考价值
2021-04-22 21:35:30 3.38MB verilog写的 有源代码 有sof文件
1
出租车计费系统源码 首次运行系统时,会自动进入系统设置界面,对系统运行时所需要的各项参数进行设置。 以下是对各项的解释: 起步范围,即起步价所包含的范围。 起步价,分为日间和夜间两个标准。(若该地区无日夜间区分,请设置相同数据) 单位公里,超出起步范围后,按照设定的每一单位公里加一次里程单价。 里程单价,每一单位公里所收价格,分为日间和夜间。(若该地区无日夜间区分,请设置相同数据) 单位时间,停车等待时,每单位时间增加一次等待单价。 (注:单位时间分钟必须为整数,否则无法修改) 等待单价,每一单位时间所收等待价格,分日夜间(若该地区无日夜间区分,请设置相同数据) 日间开始,日间标准时间段的开始时间。(格式 06:05) 日间结束,日间标准时间段的结束时间。(格式 20:30) (提示:日间标准时间段以外的时间段即为夜间标准时间段) 记录备份周期,每一个周期备份一次行车记录。(此版未提供此功能,请键入任意值,否则会出错) 记录删除周期,即数据库中只保留此周期之内的记录。(此版未提供此功能,请键入任意值,否则会出错) 车辆相关信息,请根据实际情况填写,它将用于显示给乘客看。 备注:收费标准一经设置,车主是无法更改的,只有管理员才有权限进行更改。
2021-04-14 09:29:27 4.83MB 出租车 计费 系统 源码
1
出租车计费系统源码 首次运行系统时,会自动进入系统设置界面,对系统运行时所需要的各项参数进行设置。 以下是对各项的解释: 起步范围,即起步价所包含的范围。 起步价,分为日间和夜间两个标准。(若该地区无日夜间区分,请设置相同数据) 单位公里,超出起步范围后,按照设定的每一单位公里加一次里程单价。 里程单价,每一单位公里所收价格,分为日间和夜间。(若该地区无日夜间区分,请设置相同数据) 单位时间,停车等待时,每单位时间增加一次等待单价。 (注:单位时间分钟必须为整数,否则无法修改) 等待单价,每一单位时间所收等待价格,分日夜间(若该地区无日夜间区分,请设置相同数据) 日间开始,日间标准时间段的开始时间。(格式 06:05) 日间结束,日间标准时间段的结束时间。(格式 20:30) (提示:日间标准时间段以外的时间段即为夜间标准时间段) 记录备份周期,每一个周期备份一次行车记录。(此版未提供此功能,请键入任意值,否则会出错) 记录删除周期,即数据库中只保留此周期之内的记录。(此版未提供此功能,请键入任意值,否则会出错) 车辆相关信息,请根据实际情况填写,它将用于显示给乘客看。 备注:收费标准一经设置,车主是无法更改的,只有管理员才有权限进行更改。
2021-04-13 17:35:25 4.17MB 出租车 计费 系统 源码
1
出租车计费系统毕业设计论文
2021-04-13 16:39:02 179KB 毕业设计 课程设计
1
本设计是使用Verilog实现出租车计费器,使用的开发平台是QuartusII开发软件,使用的开发板是DE2开发板
2019-12-21 22:01:48 1.15MB FPGA Verilog 出租车计费器
1
基于VHDL的出租车计费器的设计,里面包含了详细的文档说明,和代码解释
2019-12-21 21:59:41 280KB VHDL
1
基于51单片机的出租车计费器,包含了程序代码,电路原理图,论文报告,元件清单
2019-12-21 21:28:09 352KB 51单片机 计费器
1