介绍一种基于FPGA(Field Programmable Gate Array)现场可编程门阵列的可键盘控制的计数,显示电路的实现方法。应用VHDL语言(高速集成电路硬件描述语言)完成了3×4矩阵开关的扫描电路,可预置数的BCD码计数电路及4位数码管动态扫描电路的描述。通过原理图输入方式完成了系统功能的设计。电路结构简单,便于扩展,可靠性高,且可移植性强,容易实现。该电路已成功应用于测试某脉冲电容质量试验的控制电路中。
2022-12-25 19:39:49 493KB FPGA; 键盘扫描; 计数; 动态显示
1
FPGA入门系列实验教程——蜂鸣器发出救护车鸣笛声.zip
2022-12-23 19:59:53 301KB 基础知识
1
这是在altera公司出的DE2开发版上做的一个正弦信号发生器的实验指导书,可以帮助学习sopc,嵌入式技术。
2022-12-22 14:23:45 3.17MB FPGA 嵌入式 信号发生器
1
为解决雷达探测能力与距离分辨力之间的问题,在线性调频信号脉冲压缩的原理的基础上,利用MATLAB软件对数字脉冲压缩算法进行仿真,给出一种基于FPGA分布式算法的时域脉冲压缩实现结构,利用图形编辑和VHDL硬件描述语言混合编程,完成脉冲压缩处理各模块设计以及波形仿真。利用基于分布式算法大大减少数字脉冲压缩的运算量,提高脉冲压缩的效率。
1
这是一篇关于单脉冲数字跟踪接收机的论文,文章详细介绍了跟踪接收机锁相环、调制解调的算法及实现,有很好的参考价值。
2022-12-22 11:20:58 1.35MB 单脉冲 fpga dsp 跟踪接收机
1
FPGA中的FFT核可以用来实现频域算法中所需的FFT和IFFT,其点数是相对固定的,经过FFT(IFFT)处理的延时也是相对固定的,受制于FFT(IFFT)的运算点数,常规算法需要舍弃一段雷达探测距离,同时大点数的FFT(IFFT)运算有很大的处理延时;一般雷达回波信号的长度远远大于发射的脉冲信号长度,基于等效快速卷积的频域算法的优势难以表现,对距离接收窗内的回波进行分段,再通过重叠相加法实现完整回波的脉冲压缩可以通过小点数的脉冲压缩来实现全点数的脉冲压缩;
2022-12-22 00:02:07 294KB 脉冲压缩、低延迟、verilog
1
FPGA语言:Verilog经典教程 夏雨闻。一本非常不错的硬件语言描述教程,如果你懂C语言,那么学习起来会非常轻松愉快。
2022-12-19 22:34:21 1.62MB FPGA Verilog HDL 硬件语言
1
FPGA工程师面试试题,共81题,有很多数电相关的问题,很不错
2022-12-19 18:06:34 111KB FPGA工程师 面试试题 FPGA 文章
1
基于Xilinx开发板的电机程序,推荐ISE或Vivado打开
2022-12-19 17:45:15 36KB FPGA
1