Verilog I2C 接口 有关更多信息和更新： : GitHub 存储库： : 介绍 I2C 接口组件。 包括带有智能总线协同仿真端点的完整 MyHDL 测试平台。 文档 i2c_init 模块 通过 I2C 进行外设初始化的模板模块。 当一个或多个外围设备（即 PLL 芯片、抖动衰减器、时钟复用器等）需要在上电时初始化而不使用通用处理器时使用。 i2c_master 模块 I2C 主模块带有 AXI 流接口来控制逻辑。 i2c_master_axil 模块 具有 32 位 AXI lite 从接口的 I2C 主模块。 i2c_master_wbs_8 模块 具有8位Wishbone从接口的I2C主模块。 i2c_master_wbs_16 模块 带有 16 位 Wishbone 从接口的 I2C 主模块。 i2c_slave 模块 带有 AXI 流接口以控制逻辑的 I2C

FPGA的学习指导哦

Modelsim10.1c是用来编写Verilog HDL代码的IDE兼仿真平台，用于FPGA的开发

一个软件无线电项目 FPGA DSP AD DA

FPGA的一篇论文。。方便大家学习和上交毕业论文，期末论文

verilog常见问题，看完面试不用愁，强烈推荐，绝对好书，对数字IC设计和FPGA开发都非常有用，欢迎下载

Quartus ii 9.0 以后的版本都可以用的IP包

FPGA verilog语法总结

Platform Flash PROM User Guide，Platform Flash PROM User Guide，Platform Flash PROM User Guide，Platform Flash PROM User Guide

基于FPGA的简易数字钟设计，可实现时、分、秒的led显示与调时。