cadence原配原理图设计工具是concept HDL，Cadence收购Orcad后大多数人都在用capture CIS设计原理图，但个别公司仍然采用concept HDL，本教程介绍了使用concept HDL进行原理图设计，希望能帮到初学者。

计数器实现的模制为24，clr为异步清零信号，当时钟上升沿到来或clr下降沿到来， clr = 0时，计数器清零为0000_0000。该计数器的计数过程为，当输出信号的低4位（即 dout[3:0]）从0000计数到1001后（即十进制的0 ~ 9），高4位（即dout[3:4]）计数加1，当计数计到23时（即0010_0011），计数器又清零为0000_0000，然后重新开始计数。

用Verilog演奏梁祝，里面有相关代码及原理介绍

Verilog HDL实现了使用WM8731对音频进行采样，并且使用ALTERA FPGA实现了频谱计算（FFT），在VGA上显示频谱

本书 的定位 是作为 EDA 技术、 FPGA 开发或 数字设 计方面 的教材 。在 编写的 过程中 ，遵 循 的是重 视基础 、面向 应用的 原则， 力图在 有限的 篇幅内 ，将 EDA 技术与 FPGA 设计 相关的 知识简 明扼要 、深 入浅 出地进 行阐述 ，并融 入作者 在教学 、科 研中 的实践 经验。

基于FPGA的中频电子琴 通过八个按键来控制发声，外接喇叭或者蜂鸣器 可以自己编写曲目来进行演奏

精通Verilog HDL：IC设计核心技术实例详解-高清PDF版（扫描版），FPGA推荐教程。

个人推荐的一般书，适合初学者，工程实用性很强，第三章着重介绍了RTL级建模的基本要素，这些东西在工程中最常用，对于初学者入门又不够成任何负担，容易上手。基本上你花上一点时间就可以编写RTL级代码。

随着EDA技术的进展，基于可编程的数字电子系统设计的完整方案越来越受到人们的重视。与利用微处理器(CPU或MCU)来实现乐曲演奏相比，以纯硬件完成乐曲演奏电路的逻辑要复杂得多，如果不借助于功能强大的EDA工具和硬件描述语言，仅凭传统的数字逻辑技术，即使最简单的演奏电路也难以实现。如何使用EDA工具设计电子系统是人们普遍关心的问题。本课程设计主要是采用FPGA器件驱动小扬声器构成一个乐曲演奏电路，FPGA器件选择Altera的EPF10K10，在MAX + plusⅡ的EDA软件平台上，实现了乐曲演奏电路的设计。

数字系统设计与VERILOG HDL（第5版） ,2014.07 ,王金明编著 ,P400