Xilinx Zynq-7000 嵌入式系统设计与实现 基于ARM Cortex-A9双核处理器和Vivado的设计方法
2023-01-07 17:17:33 50B zynq 下载链接 xcz7020 FPGA
1
FPGA Prototyping By Verilog Examples 一书的源代码
2023-01-07 12:55:46 123KB FPGA Verilog Examples code
1
基于FPGA的FIR滤波器设计.rar 从中国电子网下载的,分享给大家。
2023-01-06 16:30:00 108KB FPGA
1
基于FPGA的I2C接口程序实现课程设计报告书.doc
2023-01-06 16:25:55 1.05MB 基于FPGA的I2C接口程序实现
1
2020年1月Arm中国SoC技术研讨会资料合集:001_DesignStart;006如何快速构建Arm Cortex M处理器的评估和应用系统;007Arm-based SoC......等等。
2023-01-05 16:10:45 11.84MB Soc FPGA ARM IC
1
cadence XILINX fpga PCB设计
2023-01-05 15:26:13 191KB FPGA PCB
1
2017.1版本的SDSoC可以很好地支持Zybo开发板,而高版本的SDSoC则不怎么再支持略显老旧的Zybo开发板了
2023-01-05 09:58:47 51.63MB FPGA
1
基于 FPGA 的高清 HDMI 接口转换器的设计与实现。 系统介绍利用FPGA设计HDMI接口的转换 FPGA HDMI 转换器
2023-01-04 22:27:53 1.68MB FPGA HDMI 转换器 接口转换器
1
本课程设计的总体目标是利用 FPGA 以及相关外围器件,在课程实验中完成的单周期 CPU 基础上,完成单周期 CPU 在 FPGA 开发板上的正确运行,并改造设计五段流水 CPU,要求所设计的流水 CPU 系统能支持自动和单步运行方式,能正确地执行存放在主存中的程序的功能,对主要的数据流和控制流通过 LED、数码管等适时的进行显示,方便监控和调试。对于五段流水,要求分别使用气泡、重定向、分支预测等方式处理数据冲突和控制冲突等,此外,还要求支持中断请求。尽可能利用 EDA 软件或仿真软件对模型机系统中各部件进行仿真分析和功能验证。
2023-01-04 16:04:21 23.22MB 编号:100010244 FPGA CPU 课程设计
第一章:十分钟教会你 UltraFast 第二章:XDC 约束技巧之时钟篇 第三章:XDC 约束技巧之 CDC 篇 第四章:XDC 约束技巧之 I/O 篇 (上) 第五章:XDC 约束技巧之 I/O 篇 (下) 第六章:Tcl 在 Vivado 中的应用 第七章:用 Tcl 定制 Vivado 设计实现流程 第八章:在 Vivado 中实现 ECO 功能 第九章:读懂用好 Timing Report
2023-01-04 11:45:08 9.89MB vivado fpga
1