大三时的web网站设计,课设必备,代码完整可运行,附带10个完整实验报告提供参考。均为前端代码(无后台)包含html、css、js等。实验报告为word版本
2022-11-22 23:29:23 43.01MB html css javascript
1
数字逻辑与eda课程实验报告。实现一个闹钟的基本功能,内含实验代码,包括正常时间显示,闹钟时间显示,整点报时,计时,,定时,校时,响铃等功能
2022-11-22 20:16:39 988KB eda课程实验报告:实现一个闹钟
1
这是本人c++学习过程中的积累,其中包括平时实验的源代码和实验报告,另外还有期末大作业的源代码,供大家分享,谢谢。
1
总的来说,是我复习时候收集的东西,希望对大家有用,内含实验报告及实验示例,对于实验有困难的人可以参考一下。
1
二叉树的实验报告,内有完整的二叉树实验的代码,用C++实现的
2022-11-22 02:50:50 52KB C/C++ 实验报告
1
STC8H8K64U按键控制三种跑马灯(51版),主页还有汇编版,实验报告不收积分,内容包含实验目的,操作截图,以及思考题,我设置免积分,但是请各位不要直接抄,个人的思考远重于一份实验报告。
2022-11-22 00:09:15 417KB 嵌入式硬件 单片机
1
TTL集成逻辑门的1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法   2、掌握TTL器件的使用规则逻辑功能与参数测试
2022-11-21 22:59:12 1.53MB 实验报告
1
西工大计算机学院计算机数字逻辑实验报告,最近发现之前上传的部分资源下载,这里给出实验四的报告供同学们参考,报告中给出实验截图还有相关设计, 供各位同学参考 下面给出部分的实验内容: 掌握可综合Verilog语言进行状态机设计及测试验证; 2. 学习如何在FPGA进行设计实现。 安装开发工具ModelSim、Quartus的PC机、Altera DEII-115实验箱 1. 跑马灯设计及FPGA实现(run.v) 2. 有限状态机设计(教材Figure 6.86) 1.Quatusll使用流程 Quatusll的使用我们需要完成的是前面的七个步骤,分别是 第一步:编码 用文本编辑器正确编写源文件(本例run.v),并经modelsim仿真确认该电路设计正确. 第二步:新建工程 新建工程New project (注意工程名和设计文件的module名保持一致),选择和开发板一致的FPGA器件型号(本课程为Cyclone IV E系列EP4CE115F29C7) 第三步:添加文件 Add to project,将全部源文件 (本例run.v)添加到工程中 第四步:编译 Start
2022-11-21 18:15:47 972KB 西工大 数字逻辑 verilog 仿真
1
西工大计算机学院信号与系统硬件实验报告全套 ----- 从实验一到实验九 二阶网络特性测量 , 博主当时完成实验时苦于没有参考,故时隔许久整理资料时将当时的报告放出 实验内容: 实验1 常用信号的分类与观察 实验2 信号的基本运算单元 实验三 信号的合成 实验四 线性时不变系统 实验五 零输入与零状态响应分析 实验六 二阶串联、并联谐振系统 实验七 信号的抽样于恢复(PAM) 实验八 一阶网络特性测量 实验九 二阶网络特性测量 观察常用信号的波形特点以及产生方法,掌握JH5004信号产生模块的操作。对于一个系统特性的研究,其中重要的一个方面是研究它的输入输出关系,即在一特定输入信号下,系统对应的输出响应信号。因而对信号的研究是对系统研究的出发点,是对系统特性观察的基本手段与方法。在本实验中,将对常用信号和特性进行分析、研究。 信号可以表示为一个或多个变量的函数,在这里仅对一维信号进行研究,自变量为时间。常用的信号有:指数信号、正弦信号、指数衰减正弦信号、复指数信号、Sa(t)信号、钟形信号、脉冲信号等。 1. 指数信号:指数信号可表示为 对于不同的a取值,其波形表现为不同的
1
太原理工大学控制仪表实验报告《DCS系统组态设计实验》,完整准确,可直接使用
2022-11-21 18:15:44 162KB 控制仪表 DCS
1