7.1基?本?门?电?路基本门电路包括与门或门非门表7.1是二输入与门或门和非门的真值表采用VerilogHDL实现数字电路时可以采用结构化数据流和行为描述三种方式代码7.1中的basic_gate1
2022-08-20 17:01:25 2.86MB 高等教育 大学课件
1
基于FPGA的DPPM调制解调技术实现,吴杰涛,李培刚,在光无线通信系统中,调制与解调技术是其中关键部分。在常用的调制解调技术中,脉冲位置调制(PPM)技术具有良好的传输性能、比较
2022-08-19 14:50:42 250KB DPPM;FPGA;Verilog HDL
1
Perl_for_Verilog:一些用于Verilog HDL的有用工具
2022-08-15 02:08:43 2KB perl verilog PerlRaku
1
Verilog HDL Quick Reference Card 很有用的快速查询手册 有助于大家FPGA的学习
2022-07-30 16:02:31 18KB Verilog HDL Quick Reference
1
RGB2YUV 颜色转换 VERILOG HDL FPGA
2022-07-28 09:46:16 12KB RGB2YUV 颜色转换 VERILOG HDL
1
Verilog HDL基本语法。快速入门必备!!!!!!!!!!
2022-07-14 23:37:43 286KB Verilog HDL
1
Verilog HDL方面的实用书,使用Verilog语言来设计数字电路。对Coding和Synthesis有很大帮助。
2022-07-12 10:48:20 56.05MB Verilog HDL Synthesis Digital
1
Verilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任意值占空比的PWM.zipVerilog-hdl产生任
2022-07-09 09:12:07 8.5MB Verilog-hdl产生任意值
FPGA学习资源,Verilog HDL 面试编程题
2022-07-04 13:04:30 3.92MB FPGA VerilogHDL
1
嵌入式技术的工程法课件:第二章 基于Verilog HDL的电路设计.ppt
2022-06-29 14:00:25 1.24MB 互联网