这是电子科技大学通信抗干扰国防重点实验室的实验项目。 内含44个VHD文件构成完成的ALU，可完成八位十进制加减乘除 具有溢出、四舍五入、连续运算等功能 自带TestBench 编译环境ISE 14.3 具有相当的参考价值

VHDL实现简单猜数字游戏北邮数电综合实验

VHDL实现各种乘法器的源代码，也是同学传给我的，给大家参考一下

大家好，我是复旦大学的研究生。本资源是一个基于VHDL语言的M位除以N位的除法器。其中M/N ，商M位，余数是N位的。以Moim设计验证和验证。压缩包里有除法器的源文件和testbench。可加入工程，直接测试。鄙人测试都是无错误的。愿尊驾下载后，积极评价，以便于相互交流，学习。O(∩_∩)O谢谢.2015年5月7日于芬兰，图尔库。

利用50MHz的外部时钟输入，经过2次分频得到1秒的精确定时，给LED取反。

VHDL实现VGA彩条显示 VHDL实现VGA彩条显示

本设计用VHDL实现串行CRC通用模块，根据需求更改多项式寄存器及位宽等数据（代码中以注释）；开始标志输入单脉冲与待测数据同步，计算完成标志也为单脉冲与计算结果同步，默认最高支持100位宽CRC多项式（不用的高位用“0”填充，例如CRC多项式为X5 + X3 + 1，那么CRC多项式寄存器的低6位赋值应为“101001”，其他位为“0”），默认最高支持65535位宽待计算数据（一把不会比这个大了吧，还大就改一下代码内部的计算器位宽啥的就好，本代码默认给计数器位宽为32位）；本人由于项目需求，本模块设计的时候默认同时对一组数据执行两个CRC多项式，对应的给出两个结果，正常使用使用其中一路即可。

VHDL实现双口RAM的设计，程序经过测试。

一、多路彩灯控制器设计原理 　　设计一个彩灯控制程序器。可以实现四种花型循环变化，有复位开关。整个系统共有三个输入信号CLK，RST，SelMode，八个输出信号控制八个彩灯。时钟信号CLK脉冲由系统的晶振产生。各种不同花样彩灯的变换由SelMode控制.硬件电路的设计要求在彩灯的前端加74373锁存器。用来对彩灯进行锁存控制。此彩灯控制系统设定有四种花样变化，这四种花样可以进行切换，四种花样分别为: 　　(1)彩灯从左到右逐次闪亮。然后从右到左逐次熄灭。 　　(2)彩灯两边同时亮两个，然后逐次向中间点亮。 　　(3)彩灯从左到右两个两个点亮，然后从右到左两个两个逐次点亮。 　　(4

MIPS CPU 该项目包括使用VHDL的MIPS处理器的设计和开发。 处理器包含20条指令，分为三类：R（寄存器），I（立即）和J（跳转）指令。 指令格式 注册说明 立即指示 无条件跳转指令 标志扩展名格式 一些MIPS指令要求将I格式指令的16位立即数字段（存储在位0到15中）符号扩展为完整的32位宽度。 符号扩展的确切方式取决于要执行的指令类型，如下所示。 数据路径设计 组件说明 PC寄存器 程序计数器寄存器是具有异步复位的32位宽的寄存器。 PC寄存器的输入是下一个地址单元的输出。 PC寄存器的输出（低5位用于减小指令高速缓冲存储器的大小）用作输入到指令高速缓冲存储器的地址。 PC的（全32位）输出也是下一个地址单元的输入。 下一地址单元 负责生成下一个要馈送到程序计数器的地址。 下一个地址取决于指令（是否为+1的常规增量，还是分支/跳转）。 指令缓存（I缓存） I高速缓存单元