尽管ip核已经很成熟了，但是对于新手来说写一个SDRAM控制器能学到很多，小白可以借鉴一下，配套着了解一下，但是他的程序对于一个项目真要要实现来说，只是入门，不适合推荐使用。切记切记
2022-06-14 16:03:30
4.22MB
JESD79-4Cz最新标准。本文档定义了 DDR4 SDRAM 规范，包括特性、功能、交流和直流特性、封装和球/信号分配。本标准的目的是为 x4、x8 和 x16 DDR4 SDRAM 设备定义符合 JEDEC 的 2 Gb 到 16 Gb 的最低要求。该标准是根据 DDR3 标准 (JESD79-3) 以及 DDR 和 DDR2 标准 (JESD79、JESD79-2) 的某些方面创建的。
2022-06-07 10:20:38
9.16MB
1
尽管ip核已经很成熟了，但是对于新手来说写一个SDRAM控制器能学到很多，小白可以借鉴一下，配套着了解一下，但是他的程序对于一个项目真要要实现来说，只是入门，不适合推荐使用。切记切记
2022-06-03 14:04:42
4.22MB
JEDEC 收费，标准文档不好找，供大家参考下载
This document defines the DDR4 SDRAM specification, including features, functionalities, AC and DC characteristics, packages, and ball/signal assignments.
2022-06-01 20:00:32
3.93MB
1
MIG2.0是Xilinx内嵌在ISE中用来生成各种IP核的软件工具，可以用它来直接生成DDR2控制器设计模块，模块包含可自由修改的HDL源代码和约束文件。用户可以在MIG的GUI图形界面根据所选的存储器件选择对应模板、总线宽度和速度级别，并设置CAS延迟、突发长度、引脚分配等关键参数。如果所选器件与MIG所列模板不相符，可在代码生成后灵活修改这些代码。
2022-05-24 10:45:32
10KB
1