搜索【DDr】的结果

2022-06-21 09:04:20 3.11MB

时序分析与约束，DDR采样模式示例工程

包括时序分析DDR采样的Vivado示例工程，以及工程做舒徐约束所对应的器件使用手册。适合于FPGA时序约束与分析的初学者，更好的理解DDR时序约束的方法。

2022-06-18 21:26:52 3.87MB fpga开发 时序分析 时序约束 Vivado

1

2022-06-14 13:12:22 78B q5 江苏数码视讯

Altera DDR UniPHY资料

Altera DDR UniPHY资料，Altera网站都没有上传的资料，详细说明了UniPHY的功能，结构，IPcore的参数，已经如何生成带UNIPHY的DDR控制器

2022-06-11 08:54:59 2.38MB Altera DDR

1

4bit检测定位工具ddr

2022-06-07 14:06:07 245KB 源码软件

FPGA-edge_detect:Nexys 4 DDR Artix-7

FPGA-edge_detect Nexys 4 DDR Artix-7 输出：VGA 使用IP ROM存储图片（格式：*。coe） 1.将彩色图片转换为灰色图片 2.中值滤波器去噪 3，Sobel检测 4.侵蚀和扩张

2022-06-06 17:31:08 12KB Verilog

1

华为内部培训资料之第十一章DDR,ISDN配置

网络爱好者使用宝典，华为内部培训资料之第十一章DDR,ISDN配置。

2022-05-17 13:43:31 277KB 华为内部培训资料，DDR ISDN的配置

1

DDR数据手册

DDR2数据手册，可以用于DSP和FPGA外扩内存使用。

2022-05-14 20:50:55 2.02MB DDR2

1

全志平台DDR测试工具，兼容T3，T2

全志平台DDR测试工具，兼容T3，T2，楼主已经实际测试过！

2022-05-10 09:09:03 7KB 全志 DDR T3 T2

1

16通道DDR的LVDS接口（VHDL_Verilog_and_doc）.rar

2022-05-07 16:21:19 597KB 16通道DDR的LVDS接口

1