探讨了卷积 Turbo 码编码器实现过程中的关键问题 ,结合第 3 代移动通信系统中给出的 Turbo 码分量编码器方案 ,以 Flex10k系列 FPGA芯片为硬件平台 ,使用MaxplusⅡ开发工具 ,通过VHDL 语言编程的 方法实现整个卷积 Turbo 码编码器.仿真结果表明该编码器的正确性和合理性.

rs码编码的vhdl程序，适合需要的同学们。

边界进行8向链码编码，并对边界进行256色的循环着色。

为达到IRIG-B码与时间信号输入、输出的精确同步，采用现代化靶场的IRIG-B码编码和解码的原理，从工程的角度出发，提出了使用现场可编程门阵列(FPGA)来实现IRIG-B码编码和解码的设计方案和体系结构，设计中会涉及到几个不同的时钟频率，FPGA对时钟的同步性具有灵活性、效率高、且功耗低。抗干扰性好的特点。结果表明，FPGA能够确保为从设备提供同源的时钟基准，使时钟与信号的延迟控制在200ns以内，从而得到了IRIG-B码与时间精确同步的效果。

摘要：本文对比了在加性高斯白噪声（AWGN）信道下经BPSK调制后的数据不编码与添加卷积编码后接收到的信道输出的误码性能，并通过对比对卷积码性能进行分析。采用MATLAB自编函数对卷积码以及维特比译码进行仿真，且对其性能进行分析。由于卷积码有性能floor,编码增益随信噪比降低而体现不明显。 　　1.引言 　　卷积码的编码器是由一个有k位输入、n位输出，且具有m位移位寄存器构成的有限状态的有记忆系统，通常称它为时序网络。编码器的整体约束长度为v,是所有k个移位寄存器的长度之和。具有这样的编码器的卷积码称作[n,k,v]卷积码。对于一个（n,1,v）编码器，约束长度v等于存储级数m.卷积码是

二维码创建与解析的demo，包含两种方式，swetake,Zxing。 该demo可直接运行创建二维码，也可直接解析二维码，两种方式都有demo。 在我的帖子：http://blog.csdn.net/wojiao555555/article/details/36184705 中有详细的解析说明。

反正还行。。关于turbo码 的。。。。。。。。。。。。。。。。。。。。。。。。

文件包里包括卷积码编码和veterbi解码的MATLAB仿真代码和FPGA硬件实现的verilog代码，均编译成功附有仿真图，下载后可直接使用，无需修改，代码有注释，真是可信。

实现(2, 1, 7)卷积码编码信息序列1001 1010 1111 1100生成序列g1 = 1011011;g2 = 1111001初始状态全0.以上参数可自行在main中修改。 代码如下:/***This is an simple example program of convolutional encoder.   *The information sequence, the register initial states and the generation sequence   *    can all be modified in the main function.   */

二维码编码解码库zbar64,可在VS2019正常使用,普通zbar用不了是因为不是64位的