FPGA设计一个带有异步复位控制端和时钟使能控制端的10进制计数器。 端口设定如下： 输入端口：CLK：时钟，RST：复位端，EN：时钟使能端，LOAD：置位控制端， DIN：置位数据端； 输出端口：COUT：进位输出端，DOUT：计数输出端。
2021-06-23 09:02:21
2.92MB
1
一个SQL脚本函数，10进制转换为34进制。34进制指以0、1、2、3、4、5、6、7、8、9、A、B、C、D、E、F、G、H、J、K、L、M、N、P、Q、R、S、T、U、V、W、X、Y、Z为基数做累加。
2021-06-22 13:05:24
920B
1
将格式为: 80 1A 3D 3F 的十六进制数据，转换为十进制数据。
注：数据格式中 “空格” 将被自动删除，只留下 801A3D3F ，然后再对其进行转换。
转换结果为其对应的十进制数。
2021-06-10 16:16:45
12KB
1
EDA 8位10进制频率计数器【图形设计法+代码设计法】
基于quartus II 的八位10进制计数器，共一个顶层文件和两个底层文件，有图形设计法和代码设计法，解压后直接打开工程文件即可。
2021-06-08 22:02:51
716KB
基于quartus II 的八位10进制计数器，共一个顶层文件和两个底层文件，有图形设计法和代码设计法，解压后直接打开工程文件即可。
2021-06-08 09:48:46
728KB
1
使用VHDL实现10进制减法计数器，有以下功能：
（1）开发平台为ISE14.7
（2）代码已例化，分为顶层文件和三个模块：分频器、计数器、数码管。
（3）计数器具有清零和置数的功能。
2021-06-07 13:43:09
2.16MB
1
在VB写上位机与仪表设备通信时，经常会遇到需要将返回的四字节数据转换成10进制浮点数的情况。本实例就是实现IEEE-574四字节转10进制浮点数，以及10进制转IEEE-574四字节数据。希望能给做项目卡在这一个问题上的朋友们有帮助。
2021-06-04 09:02:01
7KB
1
这是一款小巧实用的16进制转10进制转换工具，支持64bit长度的16进制转换，软件使用非常的简单，能够轻易的帮助使用者进行转换。
2021-05-23 23:51:51
5KB
1