1）秒表由5位七段LED显示器显示，其中一位显示“minute”,四位显示“second”，其中显示分辩率为0.01 s，计时范围是0—9分59秒99毫秒；
2）具有清零、启动计时、暂停计时及继续计时等控制功能；
3）控制开关为两个：启动（继续）/暂停计时开关和复位开关；
4）具有简单的记忆分析功能，即：能够记忆最近3次记录的时间，并用LED显示其中最大的时间值和最小的时间值。
2019-12-21 22:01:44
1.04MB
1
数字秒表是日常生活中比较常见的电子产品，秒表的逻辑结构主要由时基电路、分频器、十进制计数器、6进制计数器、数据选择器和译码器等组成。整个秒表还需有一个启动信号和一个归零信号，以便秒表能随意停止及启动，计数器的输出全都为BCD码输出，方便显示译码器连接。本设计基于简单易行的原则，秒表显示以0.1s为最小单位，最大量程为9.9s，采用七段数码管作为显示部分，以此来达到基本设计要求.
2019-12-21 21:07:59
36KB
1
基于Verilog语言的电子秒表设计，使用的FPGA板为Cyclone IV E:EP4CE6E22C8
2019-12-21 20:32:53
3.21MB
1
1）秒表由6 位七段LED显示器显示，其中两位显示“min”，四位显示“s”，显示分辨率为0.01 s；
2）计时最大值为99 min59.99s；
3）计时误差不得超过0.01s；
4）具有清零、启动计时、暂停计时及继续计时等控制功能；
5）控制操作按键不得超过2个。
2019-12-21 19:48:34
361KB
1