武汉理工大学计算机学院05级编译原理课程设计。用C++写的一个do-while循环语句的编译程序，用SLR(1)分析方法，中间代码三元式，VS2005平台上运行。其他平台请把代码复制过去即可！
2021-11-23 11:26:17
1.36MB
1
endmodule
图6.46 用生成循环语句定义n位逐位进位加法器
例6.26
在图6.33中，我们列出了16选1多路选择器Verilog代码，该代码实例引用了五个4
选1多路选择器电路，这个4选1多路器电路由一个独立的名为mux4to1模块提供。
16选1多路选择器也可以使用任务（task）来描述，见图6.47所示。 注意观察关
键的不同点。任务mux4to1包含在模块mux16to1中。在always模块中通过case语句
来调用任务。任务的输出必须是一个变量，因此 g 是 reg 型。
module mux16to1 (W, S16, f);
input [0:15] W;
input [3:0] S16;
output f;
reg f;
always @(W or S16)
case (S16[3:2])
0: mux4to1 (W[0:3], S16[1:0], f);
1: mux4to1 (W[4:7], S16[1:0], f);
2: mux4to1 (W[8:11], S16[1:0], f);
3: mux4to1 (W[12:15], S16[1:0], f);
endcase
2021-11-22 11:18:41
15.3MB
1
在3条循环语句中，for语句最为灵活，不仅可用于循环次数已经确定的情况，也可用于循环次数虽不确定、但给出了循环继续条件的情况。
2021-09-11 20:17:47
46KB
1