模乘运算的速度决定了公钥加密系统和众多通信系统的系统性能。通过分析Walter等学者对蒙哥马利算法的研究成果,得到运算精简基2-MMM算法,实现基于运算精简算法的线性脉动阵列模乘法器。在验证改进算法正确性后,对模乘法器进行功能仿真和综合。用TSMC0.18μm标准单元库综合,可以工作在200MHz时钟下,等效单元为42k门,完成1024bit模乘法运算需15370ns。
2022-05-21 16:17:03 248KB 工程技术 论文
1
时分割模拟乘法器————上海理工大学电器实训之一
2022-05-19 22:51:41 166KB 时分割 乘法器
1
通信电子线路实验:实验六 模拟乘法器.ppt
2022-05-18 09:06:26 3.45MB 文档资料
verilog里用流水线的方法实现乘法器
2022-05-13 17:11:11 104KB 流水线乘法器
1
常见的乘法器Verilog源代码及仿真结果!!!! 仿真 , 源代码
2022-05-12 21:38:16 261KB 乘法器 Verilog 源代码 仿真结果
1
适合fpga初学者的代码,能借助这个代码理解乘法器原理
2022-05-11 16:50:29 1KB mux
1
有限域乘法器设计Verilog代码,简单明了,8进制乘法器。
2022-05-09 14:42:26 2KB 有限域乘法器
1
使用Verilog语言实现4bit*4bit乘法器设计,并使用Quartes编写程序,使用modelsin进行仿真验证设计
2022-05-09 09:59:23 76KB Verilog
1
RS码是一类重要的线性分组码,有很强的纠错能力,被广泛地应用于现代通信系统中。本文设计了一种能纠正一位错误的RS(10,8)编码器,并给出了FPGA实现过程
2022-05-06 12:02:37 339KB RS编码 有限域乘法器 FPGA
1
电路由LC正弦波振荡器﹑高频信号源﹑模拟乘法器以及选频放大电路组成。
2022-05-02 10:57:54 502KB LC正弦波振荡器 模拟乘法器电路
1