INTEL FPGA时序分析资料中文翻译版与英文原版资料。详细的介绍了FPGA时序分析的相关原理与分析方法。

1．设计一个十字路口的交通灯控制电路，要求甲车道和乙车道两条交叉道路上的车辆交替运行，其中甲车道为主道通行时间为75秒；乙车道为辅道，每次通行时间都设为25秒；按键进行模式切换。 2．要求黄灯先亮3秒，才能变换运行车道； 3．黄灯亮时，要求每秒钟闪亮一次。

Quartus ii 13.1 III/IV器件库 亲测有效。cyclone-13.1.0.162.qdz。

Verilog HDl语言实现CPLD-EPC240与电脑的串口通讯QUARTUS逻辑工程源码，本模块的功能是验证实现和PC机进行基本的串口通信的功能。需要在 //PC机上安装一个串口调试工具来验证程序的功能。 //程序实现了一个收发一帧10个bit（即无奇偶校验位）的串口控 //制器，10个bit是1位起始位，8个数据位，1个结束 //位。串口的波特律由程序中定义的div_par参数决定，更改该参数可以实 //现相应的波特率。程序当前设定的div_par 的值是0x145，对应的波特率是 //9600。用一个8倍波特率的时钟将发送或接受每一位bit的周期时间 //划分为8个时隙以使通信同步.

上升一层2s的电梯，可以修改下面计数器的个数改变时间，再通过waveform看波形 不是VHDL等编程语言写的 （用元件拼的）

VHDL FPGA 流水灯程序（quartus）

基于Quartus II 的dds信号发生器.rar.rar

Quartus II13.0破解文件

EDA设计——计算器（含完整的quartus的完整代码）

6位数字时钟，verilog实现，方便移植，含闹钟设置，代码中闹钟部分以led闪烁表示，可修改，欢迎提问