Cypress_CYUSB3014 + cyclone3 EP3C40F484C8N -DDR2-USB3.0 fpga开发板Cadence硬件原理图+PCB, 可以做为你的设计参考。
2021-02-14 11:04:47
3.3MB
cyclone III -DDR2-USB3.0(CYUSB3014) Fpga开发板资料程序实例f Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2021-02-14 11:04:46
325.66MB
EPM1270 cpld数据采集板protel 99se设计硬件（原理图PCB bom）+ VERILOG控制逻辑设计工程文件，PCB采用2层板设计，板子大小为80x60mm，双面布局布线，主要器件为EPM1270T144C5，ADM3202，LM2596，TIL191等。
Protel 99se 设计的DDB后缀项目工程文件，包括完整的原理图PCB BOM文件 和VERILOG逻辑工程设计文件（quartus ii 7.2 工程文件），以及设计文档，硬件可用Protel或 Altium Designer(AD)软件打开或修改，已经制板并在实际项目中使用，可作为你产品设计的参考。
2021-02-13 15:05:00
7.94MB
基于CPLD多波形函数信号发生器的设计-本科毕业设计论文，包括protel 99se 硬件原理图PCB工程及VHDL源码文件
2021-02-13 15:04:58
6.07MB
Altera_arriaVST_5astfd5kf40es_soc FPGA开发板资料硬件原理图+PCB+VERILOG例程源码+文档资料
2021-02-13 15:04:57
245.29MB
Altera_cycloneIVGX_4cgx15_start FPGA开发板资料Cadence硬件原理图+PCB+VERILOG例程源码+文档资料
2021-02-13 15:04:57
66.39MB
Altera_MAXII_1270N_Kit CPLD开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2021-02-13 15:04:56
38.18MB
Altera_stratixIVGT_4sgt100g5 fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2021-02-13 15:04:56
292.68MB
Altera_stratixVGS_5sgsmd5kf40_dsp fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2021-02-13 15:04:33
292.2MB
Altera_stratixVGX_5sgxea7kf40_fpga开发板资料Cadence硬件原理图+PCB+Verilog例程源码+文档资料
2021-02-13 15:04:32
297MB