引言 高精度时间基准已经成为通信、电力、工业控制等领域的基础保障平台之一。时统设备通常采用晶体振荡器作为频率标准,但都由于晶振老化和温度变化等原因导致其频率长期稳定度差。随着GPS技术的发展和应用,利用GPS作为精确时间源的优良特性来同步本地时钟信息。但在实践中由于GPS提供的1pps信号经常受到干扰,如磁场干扰,多径误差等,造成误将干扰信号作为正常的1pps信号或GPS信号跟踪丢失等问题,导致测控系统出现误差过大现象,精度和稳定性难以保证。故1pps信号不能直接从GPS接收板作为精确的同步信号,必须通过技术处理,使其保持高精度和工作连续稳定性。目前针对上述问题文献多使用分立器件或单片机作为主控制器,需要添加外围时间间隔测量或鉴相等电路,不适宜用于压控晶振频率较高的场合。 本文是利用GPS提供的1pps秒脉冲信号,为解决上述问题,在FPGA(fieldprogrammablegatearray)的基础上利用干扰秒脉冲信号消除和偏差频率平均运算等方法,减少外围电路,既消减了GPS时钟信号的随机干扰误差,又消除了本地晶振时钟信号的累计误差,从而控制本地压控晶振输出频率,提高晶振的长期稳
2023-03-20 23:14:12 163KB 频率 晶振 FPGA 文章
1
System Generator for DSP是Xilinx公司开发的基于Matlab的DSP开发工具同时也是一个基于FPGA的信号处理建模和设计工具。文章介绍了在Matlab中使用System Generator for DSP实现FPGA硬件设计的方法,同时给出了一个应用实例。
2023-03-20 19:36:19 159KB Matlab FPGA
1
F4—LVDS接口LCD显示彩图测试-2023-02-25,是该文章对应的FPGA工程。主要完成了RGB接口到LVDS显示接口的转换,提供一种新的串并转换的方法,也可以作为大程序中的一部分用于数据显示,接口非常方便。
2023-03-20 19:18:25 1.18MB FPGA LVDS LCD
1
基于FPGA的数字锁相环源代码文件,已验证成功。数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点,还解决了模拟锁相环的直流零点漂移、器件饱和及易受电源和环境温度变化等缺点,此外还具有对离散样值的实时处理能力,已成为锁相技术发展的方向。
2023-03-20 13:20:57 3.17MB FPGA pll Verilog
1
AC220转DC15V 5V LM2596+STM32F103VC+FSBB10CH120DF产品应用电路板AD设计原理图+PCB文件,2层板设计,包括完整的原理图和PCB设计工作文件,已在项目中使用,可以做为你的学习设计参考。 主要器件如下: ‘Library Component Count : 40 Name Description ---------------------------------------------------------------------------------------------------- 24C02 AD8552 BAT54S BRG-3X Battery Multicell Battery CAP Capacitor CAPACITOR POL Capacitor CON2 Connector Cap Pol1 Polarized Capacitor (Radial) D Tunnel1 Tunnel Diode - RLC Model DB107_SMD DIODE E/8*12*3.01 EJG ESD05C FERRITE CHIP FSBB10CH120DF Header 3H Header, 3-Pin, Right Angle Header 4H Header, 4-Pin, Right Angle INDUCTOR INDUCTOR7 JT2 LED LM2596S-5.0 Simple Switcher Power Converter 150 kHz 3A Step Down Voltage Regulator MHDR1X4 Header, 4-Pin NPN1 Optoisolator1 4-Pin Phototransistor Optocoupler PHOT4 PIN-30 PIN-4 PIN-5 RESAR_IS_4/SM REST Res2 Resistor Rt STM32F103VC TRANS3 VOLTREG3 WYG 电感
2023-03-20 11:20:02 824KB AC220转DC15 LM2596 STM32F103VC 原理图+PCB
本方法基于180阵元均匀半圆阵,通过阵元等效弦的转动,仅采用6组加权系数矢量即可在90°范围内产生540个波束,使存储量降低了两个数量级,从而有效降低对硬件存储资源的要求。
2023-03-20 11:16:14 87KB 圆阵 成像声纳 多波束形成 近场聚焦
1
基于FPGA的π/4-DQPSK 数字调制单元设计 论文
2023-03-20 10:55:26 1.42MB 论文
1
本书系统介绍了数字系统设计相关的知识,主要内容包括:EDA技术、FPGA/CPLD器件、Vefilog硬件描述语言等。本书以Quartus II、Synplify Pro/Synplify软件为平台,以Verilog-1995和Verilog-2001为语言标准,以可综合的设计为重点,以大量经过验证的数字设计实例为依据,系统阐述了数字系统设计的方法与技术,对设计优化做了探讨。
2023-03-20 10:39:02 14.02MB FPGA verilog 数字系统设计
1
附件内容分享的是1.5V~30V 3A可调式开关电源电路原理图+PCB资料1.5V~30V 3A可调式开关电源电路原理图+PCB资料。 原理图截图: 附件内容截图:
2023-03-19 22:40:46 59KB 开关电源 电路方案
1
Samtec连接器 完整的信号来源 开关,电源限时折扣最低45折 每天新产品 时刻新体验 ARM Cortex-M3内核微控制器 最新电子元器件资料免费下载 完整的15A开关模式电源 首款面向小型化定向照明应用代替 目前,大多通信设备都是针对某一种或少量几种固定的通信体制、信号调制样式以及信号特征参数,例如GSM移动通信信号只有GMSK一种调制样式,其调制速率为22.8 Kbit/s,因此这类通信设备中的数字信号激励器或数字波形形成电路大多采用专用集成芯片实现。而本文设计了一个通用的数字信号激励器,以产生所需要的各种信号调制模式的信号波形,且对每一种调制样式信号的各种特征参数能够灵活控制。
2023-03-19 19:07:56 555KB FPGA DDS的信号源
1