基于xilinx平台，vivado软甲内部IP核开发的高速光纤通讯实现方法，详细介绍aurora 8b10b编码接口配置及使用方法
2021-04-22 22:31:09
4.19MB
1
FPGA发展到今天，SerDes(Serializer-Deserializer)基本上是标配了。从PCI到PCI Express, 从ATA到SATA，从并行ADC接口到JESD204, 从RIO到Serial RIO,…等等，都是在借助SerDes来提高性能。SerDes是非常复杂的数模混合设计，用户手册的内容只是描述了森林里面的一棵小树,并不能够解释SerDes是怎么工作的。SerDes怎么可以没有传输时钟信号？什么是加重和均衡？抖动和误码是什么关系？各种抖动之间有什么关系？本篇小文试着从一个SerDes用户的角度来理解SerDes是怎么设计的, 由于水平有限,一定有不够准确的地方,希望对刚开始接触SerDes的工程师有所帮助。
2021-04-02 16:19:51
1.22MB
1
JEDEC标准，JESD204C协议，还有ESIstream协议，JESD204B协议，有的我是下载的有的是买的，也是为了以后下载东西方便一点，希望各位谅解，本人研究高速串行接口，FPGA，希望能相互交流
2021-04-02 16:11:11
7.52MB
1
非常详细的XILINX的SERDES的解说文档，共200多页，PDF格式，可以方便用于FPGA设计人员和验证人员掌握FPGA的IO，对于ALTERA也有不菲的借鉴效果。不看绝对后悔。
2021-03-09 10:39:47
4.32MB
1
Spartan6 FPGA的serdes模块里有一个BITSLIP功能，用于对齐串行数据，但官方手册里对这个功能介绍很少，大多数人都不知道怎么用。这个文档是国外论坛一个大牛的分析介绍，配合时序图详细介绍了BITSLIP的用法，看完茅塞顿开！！
2020-10-23 11:01:34
1.19MB
1