具体讲述PRBS7使用FPGA并行实现，以及相应的推导方式

高速serdes经典文献，适合学高速信号处理与通信相关的行业看，里面内容有时钟恢复，信号均衡，信号完整性，电源完整性，参考时钟设计，PLL CDR等很多做serdes必备知识点

lvds-source-synch-serdes-clock-multiplication.pdf

ECP5_Serdes_soft8b10b_Good_210225.7z

高速serdes设备应用，

High Speed Serdes Devices and Applications.7z

Xilinx官方指南，本指南详细介绍了Xilinx的Spartan6系列的serdes模块，用于连接高速ADC/DAC，包含了具体的实例，非常详细，使用serdes前必读

随着新研发单板上高速Serdes信号的增多，信号完整性测试显的越来越重要，本文档围绕Serdes信号的眼图抖动测试总结一些测试注意事项。

SERDES是英文SERializer(串行器)/DESerializer(解串器)的简称。它是一种时分多路复用(TDM)、点对点的通信技术，即在发送端多路低速并行信号被转换成高速串行信号，经过传输媒体(光缆或铜线)，最后在接收端高速串行信号重新转换成低速并行信号。这种点对点的串行通信技术充分利用传输媒体的信道容量，减少所需的传输信道和器件引脚数目，从而大大降低通信成本。随着对信息流量需求的不断增长，传统并行接口技术成为进一步提高数据传输速率的瓶颈。过去主要用于光纤通信的串行通信技术——SERDES正在取代传统并行总线而成为高速接口技术的主流。本文阐述了介绍SERDES的架构、关键技术、SERDES硬件设计要点以及测试方法。

28GBPS链路设计与测试 比较详细