超全的数字ic设计基础知识，包括4大模块，典型电路、基础知识、模拟题、语法。基础知识涵盖跨时钟域等必考点。典型电路包括边沿检测、单双端口RAM、异步FIFO等。模拟题共有7套，为各大厂的历年题目。语法包括verilog语法和sv语法。
2022-11-01 22:05:33
26.08MB
1
包含了数字IC笔试面试中常见的问题（跨时钟域、亚稳态、时序违例的修复方法等），数字IC设计岗秋招复习必备！
2022-11-01 18:04:03
964KB
1
QSPI for SOC
连接AHB总线和AXI总线 6线spi
设计验证全流程
模块分为三层，相互独立，自定义时钟及相位
2022-10-09 19:00:58
5.98MB
1
1. 学习数字电路单元的基本设计方法
2. 学习 Cadence 工具下电路设计的基本操作和方法
3. 完成反相器、传输门电路的设计和仿真验证
设计一个反相器链，能够驱动 10p 的负载
2022-09-13 19:04:22
543KB
1
0.引言
大四保研到实验室正好碰到师兄师姐们找工作，听到的一些面试常问的内容就是“跨时钟域”、”异步处理“、”异步FIFO“等。然而我看的一些经典的书籍都是这样说的”异步电路很难设计，全部使用同步技术进行设计，所有寄存器器使用一个全局时钟驱动“。可在实际项目中，我又发现现代芯片设计中很难只使用一个时钟，时钟分频逻辑、时钟选择多路器，除了多时钟，有时还必须在两个不同的时钟间传递数据。也就是异步电路处理问题（两个没有特定关系的时钟传递数据被认为是异步的）。”异步电路很复杂“会有很多设计的不确定性。
1.亚稳态
时序逻辑中大量使用D触发器，D触发器的一般结构是：两个串联的反相器加两
2022-09-11 21:42:24
304KB
1