XDU软工院选FPGA第5次.docx
2024-05-24 17:20:44 138KB fpga开发
1
XDU软工院选FPGA第4次.docx
2024-05-24 17:19:51 136KB fpga开发
1
XDU软工院选FPGA第3次.docx
2024-05-24 17:18:21 37KB fpga开发
1
XDU软工院选FPGA第2次.docx
2024-05-24 17:17:01 75KB fpga开发
1
XDU软工院选FPGA第1次.docx
2024-05-24 17:12:36 267KB fpga开发
1
XDU软工院选FPGA大作业.doc
2024-05-24 17:04:33 763KB fpga开发
1
XC7K325T 基础 PCIE 的 ADC 数据采集卡方案(含教程和FPGA工程上位机),有操作教程,FPGA源码(VIVADO2017.4打开),参考原理图,资料总共249MB。
2024-05-24 16:01:01 249.9MB XC7K325T PCIE的ADC
杭电FPGA远程实验平台Quartus II17.1-LCD屏图片移动
2024-05-24 13:40:43 378KB FPGA
1
1.设计一个4时隙的时分复用模块; 要求:帧周期125US,0时隙为帧头,1时隙64Kb PCM数据,2时隙为64K CVSD数据,3时隙填充数据。 2.设计一个时分解复用模块; 要求:恢复1时隙PCM和2时隙CVSD数据,将解复用出的PCM数据和CVSD数据送PCM模块和CVSD模块译码,通过语音验证复用解复用软件是否正确。 3.超全面、超详细,包含课程设计源码和报告、器件库安装过程、硬件连接图、实验过程、测试过程、实验结论以及心得体会。
2024-05-23 11:15:56 5.96MB 课程设计 FPGA 课程设计报告
1
基于Intel(Altera)的Quartus II平台(复制一下就可以很方便地迁移到其他FPGA平台,如Xilinx的Vivado),使用FPGA实现 异步FIFO + 同步FIFO 的工程源码: 1、异步FIFO的设计使用指针法;同步FIFO的设计使用指针法 + 计数器法; 2、详细的设计源码;详细的仿真源码、仿真设置和仿真结果; 3、更详细的说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/121136040》及《https://wuzhikai.blog.csdn.net/article/details/121152844》。
2024-05-22 11:34:48 41.71MB fpga开发 FIFO 同步FIFO 异步FIFO
1