基于CYCLOEN FPGA设计的fir_dac数字滤波器quartus工程源码+文档说明
// *******************************************************************************
// 顶层文件模块
// *******************************************************************************/
module fir_dac(
clk,
reset_n,
key_in,
sclk, //TLC5615 sclk时钟脚
din, //TLC5615 din数据脚
cs //TLC5615 cs片选
);
input clk;
input reset_n;
input key_in;
output sclk;
output din;
output cs;
wire [9:0]data_line;
wire [9:0]fir_data;
wire [9:0]data_in;
wire [9:0]fir_data_20;
fir fir_top(
.clk(clk),
.reset_n(reset_n),
.data_in(data_in), //谐波信号
.fir_data(fir_data), //8滤波之后的信号
.fir_data_20(fir_data_20)//21滤波之后的信号
);
TLC5615 tlc5615_top(
.clk(clk),//内部时钟
.sclk(sclk),//TLC5615 sclk时钟脚
.din(din),//TLC5615 din数据脚
.cs(cs),//TLC5615 cs片选
.din_in(data_line));//十位数据输入
key key_top(
.key_in(key_in),
.data_out(data_line),
.data1(fir_data),
.data2(fir_data_20)
);
endmodule
2021-12-02 18:02:59
8.38MB
1．已知语音信号频率为300Hz~3400Hz，设采样频率Fs为8000Hz；噪声频率范围为4000~5000Hz。设计一FIR滤波器，完成对带噪语音信号的滤波。
2．理解并掌握窗函数法设计FIR滤波器的工作原理；
3．实现窗函数法FIR滤波器的仿真设计；
2021-11-17 21:43:54
120KB
1
手把手教你设计FIR数字滤波器最新版-手把手教你设计FIR数字滤波器.docx
本帖最后由 leo_silverbulle 于 2015-4-22 09:38 编辑
上次发的帖忘了上传附件，楼主的锅，这是我这段时间设计FIR滤波器的过程中自己总结出来的，拿来和大家分享一下，纯手打，请大家转载的时候标明出处，欢迎大家留言交流。由于内容比较多，不好直接发，就写在word中，如附件。
by Formula of the Dream
2021-11-10 10:03:18
167KB
1