按键计数将结果通过8段数码管显示FPGA设计Verilog逻辑源码Quartus11.0工程文件，FPGA型号为CYCLONE4E系列中的EP4CE6E22C8,可以做为你的学习设计参考。
module key_counter(clk,key,reset,seg_duan,seg_wei);
input clk,key,reset;
output [7:0] seg_duan;
output [2:0] seg_wei;
wire clk,key,reset;
reg [7:0] seg_duan;//数码管段选
reg [2:0] seg_wei;//数码管位选
reg key_out;
parameter s0=2'b00,s1=2'b01,s2=2'b10,s3=2'b11;
reg [1:0] state;
reg [3:0] key_counter_ge;//按键计数个位
reg [3:0] key_counter_shi;//按键计数十位
reg [3:0] key_counter_bai;//按键计数百位
reg [9:0] div_count;//数码管扫描时钟分频计数
reg clk_scan;//位选时钟
reg [1:0] wei_select;//位选信号
/****************************按键消抖**********************************/
always @(posedge clk)
begin
case (state)
s0:
begin
key_out<=1'b1;
if(key==1'b0)
state<=s1;
else
state<=s0;
end
s1:
begin
if(key==1'b0)
state<=s2;
else
state<=s0;
end
s2:
begin
if(key==1'b0)
state<=s3;
else
state<=s0;
end
s3:
begin
if(key==1'b0)
begin
key_out<=1'b0;
state<=s3;
end
else
begin
key_out<=1'b1;
state<=s0;
end
end
default:
state<=s0;
endcase
end
/****************************按键计数**********************************/
always @(negedge key_out or negedge reset)
begin
if(!reset)
begin
key_counter_ge <=4'd0;
key_counter_shi<=4'd0;
key_counter_bai<=4'd0;
end
else
begin
if(!key_out)//判断按键是否按下
begin
key_counter_ge<=key_counter_ge+1'b1;//按键计数个位加一
if(key_counter_ge==4'd9)
begin
key_counter_ge<=4'd0;//个位清零
key_counter_shi<=key_counter_shi+1'b1;//按键计数十位加一
if(key_counter_shi==4'd9)
begin
key_counter_shi<=4'd0;//十位清零
2021-08-23 13:07:16
3.25MB
七段数码管0~9循环计数显示FPGA(EP4CE6)实验Verilog逻辑源码Quartus工程文件+文档说明资料， FPGA为CYCLONE4系列中的EP4CE6E22C8. 完整的工程文件，可以做为你的学习设计参考。
1 SEG_LED七段数码管
1.1数码管简介
数码管由七个条状和一个点状发光二极管管芯制成，称为七段数码管。数码管是一类价格便宜、使用简单，通过对其不同的管脚输入相对的电流，使其发亮。从而显示出数字使其能够表示时间、温度、日期等一切可以使用数字表示的参数的器件。
数码管在电器特别是家电领域应用十分广泛，如显示屏、空调、热水器、冰箱等等。绝大多数热水器使用的都是数码管，也有的家电使用液晶屏或荧光屏。
1.2实验任务
编写逻辑使数码管从0~9循环计数，时间间隔为1秒。
module remote_rcv (
//input
input sys_clk , //系统时钟
input sys_rst_n , //系统复位信号，低电平有效
input remote_in , //红外接收信号
//output
output reg [15:0] data_buf , // for not optimize
output beep , // for shut beep
output reg [7:0] led //指示LED
);
//reg define
reg [11:0] div_cnt ; //分频计数器
reg div_clk ;
reg remote_in_dly ;
reg [6:0] start_cnt ;
reg [6:0] start_cnt1 ;
reg [5:0] start_cnt2 ;
reg [5:0] user_cnt ;
reg [5:0] data_cnt ;
reg [14:0] data_judge_cnt ;
reg [14:0] noise_cnt ;
reg [4:0] curr_st ;
reg [4:0] next_st ;
//wire define
wire remote_pos ;
wire remote_neg ;
//fsm define
parameter IDLE = 3'b000 ;
parameter CHECK_START_9MS = 3'b001 ;
parameter CHECK_START_4MS = 3'b010 ;
parameter CHECK_USER_CODE = 3'b011 ;
parameter CHECK_DATA_CODE = 3'b100 ;
2021-08-09 22:05:33
4.96MB
用VBA模拟7段数码管显示数字，因VBA不支持Picture控件，所以采用IMAGE控件实现，程序中展示一个循环，用Timer控制循环时间，从数字0显示到数字9。
2021-07-08 15:37:14
16KB
1
1-4位0.4寸 0.5寸 0.56寸 0.8寸8段数码管原理图库+PCB封装库（AD集成库，封装带3D视图），），是Altium Designer的集成封装库，(SchLib+.PcbLib格式的，带3D视图，非常实用。
2021-07-03 18:03:10
2.1MB
1-4位0.36寸数码管PCB封装库+原理图库（AD集成库，封装带3D视图），是Altium Designer的集成封装库，(SchLib+.PcbLib格式的，带3D视图，非常实用。
2021-07-03 18:01:33
2.1MB