这是使用C++写的安全TCP协议实现，有注释。可以帮助理解该协议

Hi3516AV200 专业型HD IP Camera SoC用户指南

米联《ZYNQ SOC修炼秘籍》网手版20170510(已更1183页未完).pdf

导读：联发科技针对“超级中端市场（Super-mid Market）”推出性能卓越的MT8127平板SoC,具备先进的多媒体功能、高性能、低功耗且价格平易近人。 　　联发科技日前发布性能卓越的四核平板SoC MT8127,支持最新HEVC （H.265）影片播放标准，经过高度整合及优化，可较H.264标准平均省下50%的影片带宽。 　　MT8127支持联发科技领先业界的四合一无线连接芯片，整合Bluetooth 4.0、WiFi、FM接收器与GPS,有助于终端厂商缩短上市时间，同时降低PCB面积及相关成本。 　　联发科技的MT8127采用频率1.5GHz的ARM Cortex-A7四核心

[A M.Fahim]Clock Generators for SoC Processors

1，Zynq-7000白皮书， 2，ZedBoard板载资料 3，MicroZed板载资料 4，Zynq SoC ZC702 评估套件资料 5，Zynq SoC ZC706 评估套件资料 6，设计实例 7，学习笔记 8，X-fest 最新资料包 9，Xilinx AXI4总线资料 10，Xilinx官网上的关于Zynq平台的软件开发和相关工具使用手册

体验Altera FPGA的SOC系统级设计，从入到到精通深度体验学习SOC

matlab精度检验代码ZYNQ时间数字转换器 Red Pitaya Zynq-7010 SoC中的快速高分辨率时间数字转换器 作者：米歇尔·亚当尼克（Michel Adamic） 表现核心频率：350 MHz 延迟线抽头数：192（可配置） 每个通道的时间分辨率：> 11 ps 精度：<10 ppm DNL：-1至+4.5 LSB INL：+0.5至+8.5 LSB 测量范围：47.9毫秒死区时间：〜14 ns 最高速度：〜70 MS / s 档案 贸易发展局主项目，包含AXI TDC内核的设计。 使用VHDL源文件和3个Vivado配置的Xilinx IP（BRAM，BRAM控制器，AXI GPIO）。 需要包含“ MyPkg.vhd”。 AXI_TDC_IP Vivado创建的临时项目，用于将TDC打包到IP内核中。 TDC系统包含Zynq PS和多个TDC内核的顶层模块设计。 时钟：AXI互连期望100 MHz。 对于TDC内核，MMCME将其提高到350 MHz。 外部端口：每个TDC通道的命中信号。 模块“ testUnit”是用于测试的方波发生器，可以将其删除。 TDC通

Intel公司DE1板子使用说明，包含DE1板子的配置引脚等说明，同时还有多个单元的演示练习来帮助学习和理解DE1板子

本书的特点是将基于ARM微处理器核的SoC设计和实际嵌入式系统的应用集成于一体，对于基于ARM核的SoC设计和嵌入式系统开发者来说是一本很好的参考手册