行业分类-物理装置-基于片上网络的高速数据采集系统的时钟同步系统及方法.zip
利用DriverStudio、DDK以及VC6.0联合开发工具,采用基于对象的C++语言,实现了 PCIE总线设备的WDM式驱动程序和应用程序即上位机的开发,以及上位机界面的数据速率显示功能。在Windows XP系统下,驱动程序能够稳定运行。通过实际的检验,数据采集系统的读、写速率可以达到1.3?1.5GB/S,较之其他的一些系统实现了较高的数据传输速率,但是仍有改进的空间。本课题的研究需要对Windows系统下驱动程序的模型以及驱动程序的结构组成有较为深入的了解,在本文中,PICE的驱动程序为DM式驱动程序,需要对WDM式驱动程序模型的特点有较全面的了解;同时需要熟悉应用程序与动程序进行通信的过程,熟悉应用程序界面的设计代码,熟悉如何使用面向对 象的C++语言来设计上位机界面中的各按钮,并将其与硬件设备的操作相对应。高速数据釆集系统将硬件A/D采集来的数据经过PCIE总线传输给应用程序的上位机,上位机通过计算显示数据的采集速率
2021-07-15 15:28:26 7.27MB PCIe 驱动 上位机 调试
1
基于FPGA的高速数据采集系统设计.pdf
2021-07-13 19:04:32 498KB FPGA 硬件技术 硬件开发 参考文献
FPGA芯片在高速数据采集缓存系统中的应用.pdf
2021-07-13 18:08:43 259KB FPGA 硬件技术 硬件开发 参考文献
基于FPGA和ADS830的激光干涉信号高速数据采集系统的设计.pdf
2021-07-13 16:00:24 222KB FPGA 硬件技术 硬件开发 参考文献
基于FPGA的高速数据采集、缓存与处理系统.pdf
2021-07-13 16:00:22 280KB FPGA 硬件技术 硬件开发 参考文献
基于FPGA的多通道高速数据采集系统 (1).pdf
2021-07-13 15:13:04 563KB FPGA 硬件技术 硬件开发 参考文献
为了解决高速数据采集以及数据传输问题,设计了基于USB通信的FPGA高速数据采集系统。方案以FPGA为控制核心,实现A/D控制、数据缓存双口RAM和控制CY7C68013A三个功能。系统采用Verilog HDL语言,通过ISE软件编程控制多个AD7356同时进行数据采集,将采集所得数据存入双口RAM,控制CY7C68013A将数据通过USB总线上传到PC机。
2021-07-12 21:31:20 260KB USB FPGA 高速数据采集 CY7C68013A
1
论文——基于FPGA与STM32的高速数据采集卡的设计与实现
2021-07-10 15:07:07 1.84MB 高速数据采集卡
1
期刊论文——基于FPGA的高速数据采集卡的设计
2021-07-10 15:04:02 5.28MB 高速采集卡
1