基于USB通信的FPGA高速数据采集系统
为了解决高速数据采集以及数据传输问题，设计了基于USB通信的FPGA高速数据采集系统。方案以FPGA为控制核心，实现A／D控制、数据缓存双口RAM和控制CY7C68013A三个功能。系统采用Verilog HDL语言，通过ISE软件编程控制多个AD7356同时进行数据采集，将采集所得数据存入双口RAM，控制CY7C68013A将数据通过USB总线上传到PC机。
文件下载
评论信息
其他资源
- photomodeler scanner v6.2.2.596汉化破解（原创）
- Studio 3T 2019.3.0 破解工具（密码：www.chinapyg.com）
- music算法频谱估计
- matlab2017b实现深度学习训练自己图像集合
- leach路由协议的MATLAB代码
- 计算机组成原理期末试卷10套
- ADS的DesignKits压缩包.zip
- LDPC码MATLAB仿真实现
- 棋牌源码使用教程
- 图书管理系统数据库详细设计
- 几篇非常好的国外嵌入式方面硕士论文
- html5公司年终抽奖程序源码按数字随机抽奖
- 无线通讯LoRA AS32-TTL-100 技术文档.rar
- 7种常用排序算法实现（C++）（冒泡排序、选择排序、直接插入排序、希尔排序、堆排序、归并排序以及快速排序）
- 移动通信与无线网络安全讲义和期末试卷.zip
- 电梯卡破解辅助计算器
- 全球LTE网络运营商及Band划分
- 5节点MATLAB潮流计算
- source insight4.0黑色背景配置文件
- 西安矢量道路SHP
- ENVI拓展工具
- Myeclipse快捷键用法.txt
- 机器学习项目：实施各种有监督和无监督的ML项目-源码
- 生产过程记录管理查询追溯系统
- jquery.wordexport.js
- IOS UiTableView简单应用仿个人中心
- 北航-《高等计算机网络》课件
- PSSE 34.1.1 图形界面用户指南
- c# socket抓包 混合抓包工具。
免责申明
【只为小站】的资源来自网友分享，仅供学习研究，请务必在下载后24小时内给予删除，不得用于其他任何用途，否则后果自负。基于互联网的特殊性，【只为小站】 无法对用户传输的作品、信息、内容的权属或合法性、合规性、真实性、科学性、完整权、有效性等进行实质审查；无论 【只为小站】 经营者是否已进行审查，用户均应自行承担因其传输的作品、信息、内容而可能或已经产生的侵权或权属纠纷等法律责任。
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明
本站所有资源不代表本站的观点或立场，基于网友分享，根据中国法律《信息网络传播权保护条例》第二十二条之规定，若资源存在侵权或相关问题请联系本站客服人员，zhiweidada#qq.com，请把#换成@，本站将给予最大的支持与配合，做到及时反馈和处理。关于更多版权及免责申明参见 版权及免责申明