详细介绍了赛灵思的DDR3的IP核的使用,包括各种信号的含义,以及时序说明。 7Series FPGAs Memory Interface Solutions v1.7 User Guide UG586 October 16, 2012
2021-02-24 09:53:37 15.33MB DDR3 MIG
1
UG761和UG1037都是关于AXI协议的指导手册,想要详细的学习AXI协议的可以详细看一下。
2021-02-04 13:05:09 3.71MB Xilinx AXI VIVADO UG761
1
在使用赛灵思的浮点数IP的时候,可以根据这个pg060-floating-point.pdf这个文件来配置你的IP核的端口使能。希望对大家有帮助。
2020-01-08 03:08:38 1.1MB f'f'
1
这个文件是赛灵思公司的FPGA板子EG1的约束文件,有了它可以方便开发
2019-12-26 03:17:00 17KB 约束文件
1
包含Xilinx 官方全部Vivado软件的用户指导手册,详细介绍了Vivado环境下FPGA使用和设置。
2019-12-21 21:05:42 62.21MB Vivado User Guide
1
这个文件是赛灵思公司FPGA板子EGO1的硬件手册,方便开发
2019-12-21 20:52:14 1.95MB 硬件手册
1
赛灵思的FPGA-LXC6SLX9芯片最小系统板的原理及PCB,包括测试程序,资源免费开放
2019-12-21 20:51:51 15.78MB FPGA XC6SLX9 最小系统 免费
1
赛灵思官方zc702开发板原理图,非常详细,从事电路设计的可以参考
2019-12-21 20:42:57 1.72MB zc702
1
赛灵思xilinxpynq-Z1 vivado添加开发板资源,欢迎开发者一起交流
2019-12-21 19:59:22 20KB PYNQ-Z1 赛灵思 vivado xilinx
1
详细关于7020系列芯片技术手册,可以方便快速的查找所需要的技术资料,包括寄存器配置地址等信息
2019-12-21 19:53:46 15.64MB zynq7020
1