任何事务都是一分为二的有利就有弊我们发现现在越来越多的工程师不关心自己的电路实现形式以为我只要将功能描述正确其它事情交给工具就行了在这种思想影响下工程师在用HDL语言描述电路时脑袋里没有任何电路概念或者非常模糊也不清楚自己写的代码综合出来之后是什么样子映射到芯片中又会是什么样子有没有充分利用到FPGA的一些特殊资源遇到问题立刻想到的是换速度更快容量更大的FPGA器件导致物料成本上升更为要命的是由于不了解器件结构更不了解与器件结构紧密相关的设计技巧过分依赖综合等工具工具不行自己也就束手无策导致问题迟迟不能解决从而严重影响开发周期导致开发成本急剧上升。
目前我们的设计规模越来越庞大动辄上百万门几百万门的电路屡见不鲜同时我们所采用的器件工艺越来越先进已经步入深亚微米时代而在对待深亚微米的器件上我们的设计方法将不可避免地发生变化要更多地关注以前很少关注的线延时我相信ASIC设计以后也会如此此时如果我们不在设计方法设计技巧上有所提高是无法面对这些庞大的基于深亚微米技术的电路设计而且现在的竞争越来越激励从节约公司成本角度出发也要求我们尽可能在比较小的器件里完成比较多的功能。
本文对读者的技能基本要求是熟悉数字电路基本知识如加法器计数器RAM等熟悉基本的同步电路设计方法熟悉HDL语言对FPGA的结构有所了解对FPGA设计流程比较了解。
2021-03-17 16:18:43
2.93MB
1
详细介绍了赛灵思的DDR3的IP核的使用，包括各种信号的含义，以及时序说明。
7Series FPGAs Memory Interface Solutions v1.7
User Guide
UG586 October 16, 2012
2021-02-24 09:53:37
15.33MB
1
赛灵思（XILINX）XC7A200T-FBG676开发板原理图
2020-01-21 03:08:00
2.03MB
1
在使用赛灵思的浮点数IP的时候，可以根据这个pg060-floating-point.pdf这个文件来配置你的IP核的端口使能。希望对大家有帮助。
2020-01-08 03:08:38
1.1MB
1
包含Xilinx 官方全部Vivado软件的用户指导手册，详细介绍了Vivado环境下FPGA使用和设置。
2019-12-21 21:05:42
62.21MB
1