新一代的互联需求持续不断地向软硬件设计施加压力。不断提高的服务质量(QoS)，数据信道隔离，数据平滑恢复和完整性等，都是值得考虑的一些指标要求。PCIe就是能够满足上述要求的一种互联技术。 　　在FPGA中实现一个PCIe接口时，为了确保系统效率，系统抖动，数据时钟开销以及必须满足的端到端总带宽需求，设计师必须考虑数据传输的方式。将一个散/聚DMA(SGDMA)与一个PCIe接口结合起来，通过从本地处理器上卸载一些数据传输负担，以及均摊多通道间的硬件延迟，非常有助于软硬件设计师满足他们的设计需求。本文将讨论采用基于FPGA的SGDMA与PCIe相结合的一些优点。 　　绝大部分的新型DMA控

f407串口dma 比较实用的程序

以stm32f1为硬件进行开发 实现dma+adc采集 且串口发送 串口波特率9600 以此为基础可以进行多路ad+dma采集，亲测有效，希望可以帮助到大家

STM32H7 运动控制源码，通过双DMA实现脉冲输出8个轴插补能达到500k 3轴可达1M的输出频率，并且带加减速控制。

工程加密，需要另外建

DSP课程系列，该系列详细的讲解了DSP各个模块的工作原理，每个章节都配备代码实例，是个很好的学习资料，大家可以下载看看

s32k工程示例,包括ADC，DMA，FlexCAN，Hello，Hello_Clocks，Hello_Interrupts等

STM32F4系列，单通道12位ADC采集（DMA）采样率1.418M

采用STM32F103C8T6单片机，KeilMDK5.32版本 ADC1和ADC2都是单次转换，ADC1的规则通道的外部触发为定时器3的TRGO，定时器3的TRGO事件来源于更新事件，每500ms更新一次，即ADC每500ms转换一次 ADC1开启2个规则通道，转换序列为：通道0（PA0），通道1（PA1） ADC2开启2个规则通道，转换序列为：通道0（PA0），通道1（PA1） ADC1和ADC2设置相同通道的转换时间都为1.5个ADC周期。如，在规则通道上，ADC1和ADC2的通道0转换时间相同。 在规则通道每个通道转换完成之后，DMA负责将转换的数据从ADC_DR寄存器传输到用户指定的目的地址 开启ADC1的规则通道转化完成中断。 转换完成之后在规则通道转换完回调函数中串口输出转换的数据

使用STM32F103自带ADC完成4路ADC采样，工作在连续采样模式下，使用DMA传输