模拟电路故障诊断—图灵经典
2024-05-20 17:11:10 20.06MB 模拟电路设计 经典书籍
1
​ 使用单片机STM32F103ZET6正点原子开发板 使用外设I2C1 - PB7 SDA 使用外设I2C1 - PB6 SCL 编程软件:KEIL5 pcb软件:嘉立创EDA(专业版本) 下载文件包括: 1.keil5(ARM)程序源码工程文件   2.RX8025SA电路设计原理图 3.RX8025SA/SB芯片数据手册中文版; 4.实物图和keil程序仿真图;               基于STM32F103的完整时钟程序,自己创建的完整工程,程序注释清晰详细。
2024-05-19 20:27:29 9.83MB STM32 RX8025SA 时钟芯片
1
BOOST电路设计及matlab仿真.doc
2024-05-06 20:57:18 294KB
1
FPGA(Field-Programmable Gate Array),即现场可编程门阵列,它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA的开发相对于传统PC、单片机的开发有很大不同。FPGA以并行运算为主,以硬件描述语言来实现;相比于PC或单片机(无论是冯诺依曼结构还是哈佛结构)的顺序操作有很大区别,也造成了FPGA开发入门较难。目前国内有专业的FPGA外协开发厂家,开发展基本电路如下:蜂鸣器电路如图3.47所示。FM信号由FPGA的
2024-04-25 19:24:26 203KB 集成电路
1
为了保证设计的PCB板具有高质量和高可靠性,设计者通常要对PCB板进行热温分析,机械可靠性分析。由于PCB板上的电子器件密度越来越大,走线越来越窄,信号的频率越来越高,不可避免地会引入EMC(电磁兼容)和EMI(电磁干扰)的问题,所以对电子产品的电磁兼容分析显得特别重要。与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。
2024-04-23 15:03:06 78KB 电子电路
1
为了保证设计的PCB板具有高质量和高可靠性,设计者通常要对PCB板进行热温分析,机械可靠性分析。由于PCB板上的电子器件密度越来越大,走线越来越窄,信号的频率越来越高,不可避免地会引入EMC(电磁兼容)和EMI(电磁干扰)的问题,所以对电子产品的电磁兼容分析显得特别重要。与IC设计相比,PCB设计过程中的EMC分析和模拟仿真是一个薄弱环节。
2024-04-23 15:00:11 93KB EMC|EMI
1
光耦对输入、输出电信号起隔离作用,具有信号单向传输、输入端与输出端完全实现了电气隔离、输出信号对输入端无影响、抗干扰能力强、工作稳定、无触点、使用寿命长、传输效率高等特点。
2024-04-18 16:29:59 49KB 电路设计 电子技术基础 课设毕设
1
打开proteus双击单片机添加程序里的211.hex文件,OK,点击左下角的倒三角,机器启动初始化蜂鸣器会叫一下,按下指纹正确按钮,绿灯闪烁,蜂鸣器鸣叫,开锁即电机转动一下,开锁成功。按下指纹错误按钮,红灯闪烁。按下内部开锁按钮,绿灯闪烁,开锁即电机转动一下。
1
高可靠性DC-DC开关电源的浪涌电流抑制电路设计pdf,本文通过分析Dc—Dc开关电源中浪涌电流形成的原因,介绍了目前广泛应用的各种浪涌电流抑制方案;并重点介绍了基于高端领域平台用Dc—Dc电源所采用的两种浪涌抑制电路设计,并通过试验结果验证了此两种电路设计方案的特点及有效性。
2024-04-07 20:09:16 403KB
1
电信设备,服务器和数据中心的最新FPGA具有多个电源轨,需要正确排序才能安全地为这些系统上下供电。高可靠性DC-DC稳压器和FPGA电源管理的设计人员需要一种简单的方法来安全地放电大容量电容器,以避免损坏系统。FPGA电源排序最新在生成片上系统FPGA的过程中,它们可以提供十个独立的电源轨,为Vcore,存储器总线电源,I/O控制器,以太网等提供电源。如图1所示,每个电源轨由DC供电。直流转换器可调节3.3 V,2.5 V,1.8 V,0.9 V等所需的电压。为了给系统加电,遵循特定的顺序以确保安全操作并避免损坏系统。同样在系统关闭期间,电源序列的顺序相反,确保在下一个电源轨关闭之前禁用每个电源轨。该指令通过电源序列发生器芯片控制,该芯片可启用每个DC-DC稳压器,如图1所示。 图1:典型FPGA系统电源轨每个服务的供电。考虑存储在各种电源轨上的去耦电容中的电荷时会出现问题。例如,在0.9 V Vcore电源轨上,总去耦电容可以在10到20 mF的数量级,并且存储在电容器组中的剩余电荷需要在断电期间主动放电,在下一次电源关闭之前序列被禁用。这样可以避免违反掉电序列并保护FPGA系
2024-04-02 21:22:08 470KB FPGA 有源电容 放电电路
1