原创声明:该设计来自合肥工业大学成员设计，设计资料仅供参考，不可用于商业用途。 数字频率计电路功能概述: 本设计采用TMS320F2812 DSP 芯片，制作了一台简易数字频率计。本设计综合了传统的多周期测量和等精度测量方法，实现了对被测信号频率、周期、脉宽和占空比宽范围、高精度的测量。提出了一种在无需任何外部硬件控制情况下，利用DSP 2812丰富的软件资源实现等精度测量的一种方法。它根据每个门闸时间内高频标准脉冲的个数与已知被测信号的个数，求得被测信号频率，最后再通过多次测量取平均值的方法得到最终结果。系统测试结果表明我们的设计是可行的。 硬件设计: 数字频率计系统硬件设计由四部分组成:整形电路、DSP选择与F2812最小系统（参照链接:https://www.cirmall.com/circuit/4560/）、通讯模块和电池管理模块。具体介绍说明，详见附件内容。 关键代码截图:

频率计主要用于测量正弦波、矩形波、三角波和尖脉冲等周期信号的频率值。其扩展功能可以测量信号的周期和脉冲宽度。

multisim8.0数字频率计，这是我同学做过的，你们用的到的话可以试试看

对应multisim 模型文件 具体的实验指导书，详细原理分析在我的上传里也有 设计一个数显频率计。要求如下： 1． 测量频率采用 4 位 LED 数字码管显示。 2． 频率测量范围 1Hz~1MHz。 3． 分辨率： 1Hz。 4． 输入信号波形：正弦波、方波、三角波。 5． 输入信号幅度： 0.5~5V。 6． 量程选择：× 1、× 10、× 100 三档。

基于51单片机的数字频率计设计（工程代码） 本设计是基于一款STC12C5A60S2的51单片机，用C语言编写的数字频率计，其中用到自带的AD转换器，包含代码

将比较器输出信号送给FPGA，通过等精度测量法实现信号频率的测量，能够实现的测量范围在1Hz-100MHz，精度在百分之0.5以内。

基于FPGA的数字频率计，采用VHDL实现，通过8位数码管显示

数字频率计（eda quartus II实现）

(1) 对于频率测试功能，测频范围为0.1 Hz～70 MHz；对于测频精度，测频全域相对误差恒为百万分之一。 (2) 对于周期测试功能，信号测试范围与精度要求与测频功能相同。 (3) 对于脉宽测试功能，测试范围为0.1 μs～1 s，测试精度为0.01 μs。 (4) 对于占空比测试功能，测试精度为1%～99%。

重庆大学唐治德数字频率计设计（protues），思路简单，焊接方便，用icm555、74LS48、74hc273、74hc160、74hc74设计