STM32F102单片机设计ESC32无刷电机控制板ALTIUM设计(原理图+PCB+BOM+MDK软件源码程序),可以做为你的设计参考。
EP1C6Q240_FT245BM_IS61LV51216 FPGA应用开发板ALTIUM设计原理图PCB+FPGA VERILOG源码,4层板设计,大小为120x72mm,Altium Designer 设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改,已制样板测试验证,可作为你产品设计的参考。集成封器件型号列表: Library Component Count : 30 Name Description ---------------------------------------------------------------------------------------------------- 0006 4 HEADER HEADER 4 93C46 AT24C128 AT45DB041B-S U? Cap Capacitor Cap Pol1 Polarized Capacitor (Radial) DIODE Diode DIP_XTAL DSO751S ELECTRO1 EP1C6Q240 FT245BM HEADER 15X2 HEADER 20X2 IS61LV51216 Inductor Inductor LED LT1086MC MYEPCS4 MYJTAG R RESISTOR RES2 Res1 Resistor SST39SF010_020_040 SW-PB Switch USB_B ZENER2 配套的cyclone FPGA Verilog源码文件(非工程文件)如下: flash_to_sram_pro.v led.v pll2.v sram_read.v test_board.v test_io_cell.v
好东西,不多说~~~~~~~~~~~操作系统操作精髓与设计原理课后题答案.pdf
1
EP4CE10E22C8 CYCLONE4 FPGA最小系统核心板开发板ALTIUM设计原理图PCB+AD集成封装库文件,2层板设计,大小为92x59mm,Altium Designer 设计的工程文件,包括完整的原理图及PCB文件,可以用Altium(AD)软件打开或修改,已制样板测试验证,可作为你产品设计的参考。集成封器件型号列表: Library Component Count : 32 Name Description ---------------------------------------------------------------------------------------------------- BUTTON C1 CC0805DRNP09BN9R CAP1 Cap Capacitor Cbst_1 C1005X5R1A104K Cff_1 GRM1555C1E5R1CA0 Cin_1 GRM188R60J475KE1 Cout_1 GRM188R60J106ME4 Creg_1 GRM155R61A105KE1 Css_1 GRM155R71E822KA0 EP4CE10E22C8 Cyclone IV Family FPGA, 2V Core, 91 I/O Pins, 2 PLLs, 144-Pin QFP, Speed Grade 8, Commercial Grade EPCS1 HY57V561620 Header 13X2 Header, 13-Pin, Dual row Header 2X2 Header, 2-Pin, Dual row Header 5X2 Header, 5-Pin, Dual row L1 NLCV32T-2R2M-PFR LED0 Typical INFRARED GaAs LED POWER_JP R1 CRCW0402402KFKED R2 CRCW0402100KFKED RES Ren_1 CRCW040210K0FKED Res1 Resistor Rfb1 CRCW0402150KFKED Rfb2 CRCW040275K0FKED Rfbb_1 CRCW040222K1FKED Rfbt_1 CRCW040273K2FKED Rpg_1 CRCW0402100KFKED U1 LM3674MF-ADJ/NOP oscillator 磁珠
操作系统-精髓与设计原理 第六版 习题答案 stallings的大作,而且该文档是第六版的,英文版的.
2021-03-25 11:10:19 2.52MB 操作系统 精髓 设计原理 第六版
1
HCPL-316J驱动设计原理图
2021-03-25 09:10:16 169KB 驱动 HCPL-316J
1
第一章 计算机系统概述 复习题: 1.1、 列出并简要地定义计算机的四个主要组成部分。 答:主存储器,存储数据和程序;算术逻辑单元,能处理二进制数据;控制单元,解读存储器中的指令并且使他们得到执行;输入/输出设备,由控制单元管理。 1.2、 定义处理器寄存器的两种主要类别。 答:用户可见寄存器:优先使用这些寄存器,可以使机器语言或者汇编语言的程序员减少对主存储器的访问次数。对高级语言而言,由优化编译器负责决定把哪些变量应该分配给主存储器。一些高级语言,如C语言,允许程序言建议编译器把哪些变量保存在寄存器中。 控制和状态寄存器:用以控制处理器的操作,且主要被具有特权的操作系统例程使用,以控制程序的执行。 1.3、 一般而言,一条机器指令能指定的四种不同操作是什么? 答:这些动作分为四类:处理器-寄存器:数据可以从处理器传送到存储器,或者从存储器传送到处理器。处理器-I/O:通过处理器和I/O模块间的数据传送,数据可以输出到外部设备,或者从外部设备输入数据。数据处理,处理器可以执行很多关于数据的算术操作或逻辑操作。控制:某些指令可以改变执行顺序。 1.4、 什么是中断? 答:中断:其他模块(I/O,存储器)中断处理器正常处理过程的机制。 1.5、 多中断的处理方式是什么? 答:处理多中断有两种方法。第一种方法是当正在处理一个中断时,禁止再发生中断。第二种方法是定义中断优先级,允许高优先级的中断打断低优先级的中断处理器的运行。 1.6、 内存层次的各个元素间的特征是什么? 答:存储器的三个重要特性是:价格,容量和访问时间。 1.7、 什么是高速缓冲存储器? 答:高速缓冲存储器是比主存小而快的存储器,用以协调主存跟处理器,作为最近储存地址的缓冲区。 1.8、 列出并简要地定义I/O操作的三种技术。 答:可编程I/O:当处理器正在执行程序并遇到与I/O相关的指令时,它给相应的I/O模块发布命令(用以执行这个指令);在进一步的动作之前,处理器处于繁忙的等待中,直到该操作已经完成。中断驱动I/O:当处理器正在执行程序并遇到与I/O相关的指令时,它给相应的I/O模块发布命令,并继续执行后续指令,直到后者完成,它将被I/O模块中断。如果它对于进程等待I/O的完成来说是不必要的,可能是由于后续指令处于相同的进程中。否则,此进程在中断之前将被挂起,其他工作将被执行。直接存储访问:DMA模块控制主存与I/O模块间的数据交换。处理器向DMA模块发送一个传送数据块的请求,(处理器)只有当整个数据块传送完毕后才会被中断。 1.9、 空间局部性和临时局部性间的区别是什么? 答:空间局部性是指最近被访问的元素的周围的元素在不久的将来可能会被访问。临时局部性(即时间局部性)是指最近被访问的元素在不久的将来可能会被再次访问。 1.10、 开发空间局部性和时间局部性的策略是什么? 答:空间局部性的开发是利用更大的缓冲块并且在存储器控制逻辑中加入预处理机制。时间局部性的开发是利用在高速缓冲存储器中保留最近使用的指令及数据,并且定义缓冲存储的优先级。 习题: 1.1、图1.3中的理想机器还有两条I/O指令: 0011 = 从I/O中载入AC 0111 = 把AC保存到I/O中 在这种情况下,12位地址标识一个特殊的外部设备。请给出以下程序的执行过程(按照图1.4的格式): 1. 从设备5中载入AC。 2. 加上存储器单元940的内容。 3. 把AC保存到设备6中。 假设从设备5中取到的下一个值为3940单元中的值为2。 答案:存储器(16进制内容):300:3005;301:5940;302:7006 步骤1:3005->IR;步骤2:3->AC 步骤3:5940->IR;步骤4:3+2=5->AC 步骤5:7006->IR:步骤6:AC->设备 6 1.2、本章中用6步来描述图1.4中的程序执行情况,请使用MAR和MBR扩充这个描述。 答案:1. a. PC中包含第一条指令的地址300,该指令的内容被送入MAR中。 b. 地址为300的指令的内容(值为十六进制数1940)被送入MBR,并且PC增1。这两个步骤是并行完成的。 c. MBR中的值被送入指令寄存器IR中。 2. a. 指令寄存器IR中的地址部分(940)被送入MAR中。 b. 地址940中的值被送入MBR中。 c. MBR中的值被送入AC中。 3. a. PC中
2021-03-24 21:58:01 556KB 操作系统 答案 中文版 第六版
1
STM32F405RGT6单片机设计主控板ALTIUM设计原理图PCB+封装库文件,2层板设计,Altium Designer 设计的工程文件,包括原理图及PCB文件,可以用Altium(AD)软件打开或修改,可作为你产品设计的参考。
USB3.0 hub芯片VL812ALTIUM硬件参考设计原理图+PCB+BOM+相关开发技术资料,可以做为你的设计参考。
RT1050RT1052开发板底板ALTIUM设计原理图+AD封装库+硬件设计技术资料, 1. Block Diagram.SchDoc 02. PWR Tree.SchDoc 03. Main.SchDoc 04. M105x.SchDoc 05. Power.SchDoc 06. Others.SchDoc 07. BEEP.SchDoc 08. RTC.SchDoc 09. TFCard.SchDoc 10. USB_OTG_HOST.SchDoc 11. LCD.SchDoc 12. NET_Interface.SchDoc 13. NET_PHY.SchDoc 14. NET_Transformer.SchDoc 15. RS232.SchDoc 16. Camera.SchDoc 17. 触摸屏.SchDoc M105x-EV-Board Rev.C SCH.pdf M105x-EV-Board Rev.C.PrjPCB 3190004-H73-R,USB-A插座,立式,90°.pdf A01SB141B1-261,MicroUSB插座.pdf AS-905I-LF,无源,Ф9×4.8mm.pdf DF12D(3.0)-60DP-0.5V(81) 母座.pdf DF12D(3.0)-80DP-0.5V(81) 母座.pdf DP83848KSQ_NoPB.pdf HLJ5622S-8P8C-1×2,双口.pdf MP1482DN-LF-Z.pdf NUP4202W1T2G.pdf PCF85063AT.pdf SMAFN9-3109A-00X00R,SMA母头,IPEX母头,L=100mm,无垫片螺帽.pdf SP3232EEY-L.pdf ST-TF-003J.pdf TF1102P.doc TLV62565.pdf