用LabVIEW编写的抢答器系统，可以模拟实现抢答器功能，程序全面可用.

汇编及接口技术课程设计（竞赛抢答器的设计与实现） 还有些实验、自己看吧

用vhdl语言做的四路抢答器源程序 包括程序以及原理框图

该课程设计研究的是：具有多种功能的八路抢答器。分别由四个模块组成：计分模块，抢答模块，倒计时模块和报警模块组成。计分模块由十进制计数器74LS192组成一个简单的计数器，再通过74LS48驱动共阴数码管显示所得分数；抢答模块由优先级编码器74LS148和74LS279组成一个八路抢答电路，另有数码管显示哪路优先抢到；倒计时模块由两篇74LS192组成一个可以置数的递减计数器，经74LS48驱动共阴数码管显示数字；报警模块由555芯片组成的施密特电路产生一个脉冲，经LM386放大驱动扬声器发出报警。

8路带复位键和数显功能的抢答器 数字电路课程设计报告

智力竞赛抢答计时器的设计 一、 课题说明在许多比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台抢答器，通过数显、灯光及音响等多种手段指示出第一抢答者。同时，还可以设置计时、计分、犯规奖惩计录等多种功能。 二、 设计要求 1、设计一个4组参加的智力竞赛抢答计时器。每组设置一个抢答按钮供抢答者使用。 2、电路具有第一抢答信号的鉴别和锁存功能。在主持人将系统复位并发出抢答指令后，当有某一组参赛者首先按下抢答开关时，数码管显示相应组别并伴有声响。此时，电路应具备自锁功能，使别组的抢答开关不起作用。 3、电路具有回答问题时间控制功能。要求回答问题时间小于等于100s（显示为0~99），时间显示采用倒计时方式。当达到限定时间时，发出声响以示报警。 三、设计思路根据设计要求可知，系统的输入信号有：各组的抢答按钮d1、d2、d3、d4,主持人按钮host,系统时钟信号clk,数码管的片选信号；系统的输出信号有：首先按下按钮的组别信号sel, 声音信号sound，倒计时显示信号q[6..0]。为实现设计要求，电路由抢答鉴别模块、锁存器模块、转换模块、倒计时模块、片选信号产生模块、3选1模块、显示译码模块和一些门电路组成。总体框图如图16-1所示。 四、设计文件 1、顶层原理图智力竞赛抢答计时器的顶层原理图如图16-1所示图16-1 智力抢答器的原理图 2、底层源程序 （1）抢答鉴别模块FENG的VHDL源程序抢答鉴别模块FENG如图16-2所示，该模块在第一个选手按下按键后，输出高电平给锁存器，锁存当时的按键状态。

4路20秒声光显示抢答器Multisim源文件,Multisim10以上版本可打开运行

数字电路74LS192+74LS48+74LS175设计四路抢答器设计Multisim源文件,Multisim10以上版本可打开运行

数字电路74LS373+74LS148+74LS190设计八路抢答器Multisim仿真源文件

基于multisim八路抢答器设计 已验证ok