基于Xilinx （AMD）的Vivado 平台，使用FPGA实现了的MIG IP核配置的工程源码：
1、成功例化并配置好了一个完整的MIG IP核（接口为native接口），及示例工程自带的DDR仿真模型；
2、可以直接对对其进行官方的示例工程仿真；
3、同时自己编写了一个简单的测试模块对MIG IP核进行读写测试，测试无误；
4、更多说明请参考本人博文《https://wuzhikai.blog.csdn.net/article/details/120479764》。
2023-08-16 20:22:00
232.31MB
1
通吃所有的版本，有史以来期限最长功能最多的_Vivado_的license文件，希望对你的工作学习有所帮助。
2023-07-01 10:00:40
982B
1
最近学习总结，近两个月的文献阅读以及理解，现将其总结如下：本文将阐述JESD204B协议、Xilinx 7系GT口底层结构及实现，挂于此一为电子网盘，二为分享交流。
2023-05-11 17:35:34
2.26MB
1
亲自测试可以使用，本人版本Vivado15.3，系统版本Win7 64Bit
2023-04-24 15:54:19
1KB
1
本文介绍了基于Xilinx Vivado的DDR3 IP核扩展IP FDMA的使用详解。FDMA是一个定制的DMA控制器，基于AXI4总线协议。本文主要从IP的设置和使用两个方面进行了详细介绍，使读者能够更好地理解和应用该IP。通过使用FDMA IP，我们可以实现用FPGA代码直接控制DDR3存储器，从而提高系统性能。
2023-04-14 10:41:34
568KB
1
vivado2018.3关于microblaze程序不能嵌入到bit文件里的补丁，补丁下载解压后，直接复制到vivao相应的安装目录下
2023-04-11 23:38:21
54.35MB
1
将vivado编辑器页面、原理图界面、xdc文件界面、tcl命令界面等修改为黑色背景，并设置每次打开vivado自动应用自定义黑色主题。
2023-04-11 19:26:43
69KB
1